CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - risc

搜索资源列表

  1. 16位16个精简指令RISC单片机IP

    0下载:
  2. 16位16个精简指令RISC单片机IP,对于想学习学习处理器内核、编写自己的微处理器的朋友有帮助。-16 bit RISC MCU IP with 16 ops,if you want to study how write your own MCU down,you can get help with it.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.92kb
    • 提供者:吴文河
  1. risc cpu

    0下载:
  2. 一个很好的16位cpu ip内核,用quartus写的
  3. 所属分类:VHDL编程

    • 发布日期:2010-12-19
    • 文件大小:5.75kb
    • 提供者:kingkoyan
  1. freerisc8_11.zip

    0下载:
  2. 8位RISC CPU的VERILOG编程 SOURCECODE,8 RISC CPU VERILOG programs SOURCECODE
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-08
    • 文件大小:269.13kb
    • 提供者:zfhustb
  1. 8bitRISCCPU

    0下载:
  2. 8bit RISC cpu 设计资料 包含夏宇闻老师的教程第8章-8bit RISC cpu design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:797.04kb
    • 提供者:dyfdown
  1. RISC8.ZIP

    1下载:
  2. verilog RISC8 cpu CORE 8位RISC CPU 内核源码(VERILOG 版)-verilogRISC8 cpu CORE8-bit RISC CPU core source (VERILOG version)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:79.68kb
    • 提供者:likui
  1. OR1200_verilog

    0下载:
  2. or1200开源risc cpu的verilog描述实现,cpu源代码分析与芯片设计一书的源码-or1200 open source Verilog descr iption of the risc cpu realize, cpu source code analysis and chip design source book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:199.78kb
    • 提供者:yu
  1. RISC

    0下载:
  2. hrisc cpu,为何只有vhdl选择呢?大家都用verilog的啊-hrisc cpu why only VHDL choice? We all use the Verilog ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:125.5kb
    • 提供者:12
  1. OpenRISC

    0下载:
  2. 一个开放的risc,已应用到实际中,可以借鉴的不少,大家-an open RISC, has been applied to practice, we can draw a lot, we look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:2.47mb
    • 提供者:12
  1. verilog_risc

    0下载:
  2. RISC状态机由三个功能单元构成:处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数,求16个数的和,放在数据存储器的16、17的位置,高位在前 对这16个数进行排序,从大到小放置在18到33的位置 求出前16个数的平均数,放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令,有扩充的余地。-RISC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:126.56kb
    • 提供者:lyn
  1. risc

    0下载:
  2. 嵌入式risc处理器源码,包含设计文档,原理图,testbench,及外围接口,使用verilog实现。-Source embedded RISC processors, including design documents, schematics, testbench, and peripheral interfaces, the use of Verilog to achieve.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:126.42kb
    • 提供者:李林
  1. 32bit_RISC_CPU

    0下载:
  2. 32 risc cpu的参考设计,内涵完整的testbench-32 risc cpu s reference design, the connotation of complete Testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.33mb
    • 提供者:zys
  1. risc

    1下载:
  2. RISC(reduced instruction setcomputer,精简指令集计算机)是一种执行较少类型计算机指令的微处理器。改源码是vhdl语言,能在FPGA上跑。-RISC [reduced instruction setcomputer, Reduced Instruction Set Computer] is an implementation of fewer types of computer instructions to the microprocessor. VHDL s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:9.42kb
    • 提供者:zhang
  1. alu

    0下载:
  2. verilog code for alu in RISC processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.12kb
    • 提供者:John jose
  1. computer12

    0下载:
  2. 基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:63.4kb
    • 提供者:steven
  1. risc

    0下载:
  2. 用Verilog 编写的8位risc cpu,行为级描述,可综合-6 bits risc cpu by Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:129.34kb
    • 提供者:徐明
  1. RISC

    0下载:
  2. source and benchmark test for the registery parts of a RISC processor-source and benchmark test for the registery parts of a RISC processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:154.89kb
    • 提供者:radproject
  1. 8risc

    0下载:
  2. 8位RISC CPU,包括alu,count,machine-8 bit risc cpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.6kb
    • 提供者:刘成诚
  1. RISC-DSP

    0下载:
  2. RISC-DSP组合处理器设计优化[1].-RISC-DSP processor design portfolio optimization [1].
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:225.45kb
    • 提供者:朱伟成
  1. RISC

    0下载:
  2. RISC(精简指令集计算机)存储程序状态机的源代码-RISC (reduced instruction set computer) stored procedures source code of the state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.23kb
    • 提供者:李松
  1. RISC

    0下载:
  2. 32 bit RISC Processor with 3 stage pipeline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.05mb
    • 提供者:rudra
« 12 3 4 5 6 7 8 9 10 ... 15 »
搜珍网 www.dssz.com