当前位置：
首页 资源下载
搜索资源 - uart verilog state
搜索资源列表
-
0下载：
it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]-it is a verilog code written for MELAY state machine based UART and it wll
-
-
0下载：
Verilog状态机实现的串口串口收发模块 -Verilog state machine for uart
-
-
0下载：
verilog HDL 入门学习的源代码。
包括双向语法，计数器，状态机，锁存器，uart等-Introduction to learning verilog HDL source code. Including two-way grammar, counters, state machines, latches, uart, etc.
-
-
0下载：
Verilog 编写全双工UART
input clk, // 这个模块的主时钟
input rst, // 同步复位信号
input rx, // 串口接收端口
output tx, // 串口发射端口
input transmit, // 发送信号
input [7:0] tx_byte, // 发送的字节
output received, // 表明，已接受到一个字节
output [7:0] rx_
-
-
0下载：
自己编写的带有FIFO的UART串口发送模块，代码通过状态机实现，开发语言是Verilog-I have written to the FIFO UART serial transmit module code through the state machine implementation, development languages Verilog
-
-
0下载：
基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
-
-
1下载：
这个是最新的UART的verilog代码，里边含有和UART相关的所有function,比如状态机，接收发送FIFO等相关代码。-New UART verilog sample code,Include FIFO code state mashine code ,recevier/trasmiter code
-
-
0下载：
用verilog实现UART串口收发。状态机形式实现，波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)
-
-
1下载：
状态机，串口收发，以及奇偶校验。
even_parity.v奇偶校验；
receive_byte.v字节接收；
send_byte.v字节发送(state machine,UART
even_parity.v even parity;
receive_byte.v receiving byte;
send_byte.v sending byte)
-
