CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 32571.72 .73 .74 .75 .76 ... 33646 »
  1. fftmatlab

    1下载:
  2. fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:7.63kb
    • 提供者:zqh
  1. mxuliematlab

    1下载:
  2. m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.54kb
    • 提供者:zqh
  1. RS_decoder

    1下载:
  2. rs编码vvhdl 希望能通过 我不晓得具体对大家有用否 希望懂rs编码的多多交流 -rs coding vvhdl I do not want to be able to know the specific useful whether you want to understand a lot of coding rs exchange
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.27kb
    • 提供者:niepan
  1. add_multi

    1下载:
  2. 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.38kb
    • 提供者:相耀
  1. usb1.1phy

    1下载:
  2. USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.55kb
    • 提供者:william
  1. pc104_fpga

    1下载:
  2. pc104接口的verilog代码,仅供参考-pc104 verilog interface code for reference purposes only
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1008byte
    • 提供者:sunlee
  1. N-0.5fenpinqi

    1下载:
  2. vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N - 0.5-frequency method, we can input arbitrary numerical N, namely, to be N - 0.5 frequencies.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.4kb
    • 提供者:孔标
  1. 1553_enc_dec

    1下载:
  2. 1553B的编解码程序很好用给大家分享 -the series 1553B decoder procedure is useful for everyone to share share
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:31.2kb
    • 提供者:黄名
  1. seq_gen_576

    1下载:
  2. 高清电视HDTV信号发生器,576P逐行,VHDL语言,ALTERA的Quartus II开发平台-HDTV HDTV signal generator, 576P progressive, VHDL, Altera's Quartus II development platform
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:158.34kb
    • 提供者:lidan
  1. xapp616

    1下载:
  2. A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx-A. Huffman implementation reference desig n in both VHDL and Verilog is provided by the Xili nx
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:13.14kb
    • 提供者:窦洪山
  1. DCT_vhdl

    1下载:
  2. IDCT-M is a medium speed 1D IDCT core -- it can accept a continous stream of 12-bit input words at a rate of -- 1 bit/ck cycle, operating at 50MHz speed, it can process MP@ML MPEG video -- the core is 100% synthesizable-IDCT-M is a medium speed
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.48kb
    • 提供者:陈朋
  1. mdct.tar

    1下载:
  2. 这是06年4月刚刚完成的程序,从opencore.org下载而来。用vhdl语言描写,以及matlab仿真,testbench,以及在xinlinx上的综合。 The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distribut
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.69mb
    • 提供者:陈朋
« 1 2 ... .66 .67 .68 .69 .70 32571.72 .73 .74 .75 .76 ... 33646 »
搜珍网 www.dssz.com