CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 32605.06 .07 .08 .09 .10 ... 33646 »
  1. sinc3filter.rar

    1下载:
  2. 实现sinc3 FILTER的VHDL源码,还有实现SPI通讯的。,Sinc3 FILTER to achieve the VHDL source code, as well as the realization of SPI communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.07kb
    • 提供者:李天鸿
  1. 8b10b_encdec.rar

    1下载:
  2. 8b10b转换编码、解码verilog源代码,8b10b transcoding, decoding verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:68.53kb
    • 提供者:wx
  1. KCPSM3.rar

    1下载:
  2. 这个是在网上下载的picoblaze的资料,里面有些我自己写的使用方法,现在把它上传给大家。如果有需要的可以下载。个人感觉这个8位的软核开发起来有点麻烦,但是使用起来还是很好用的。对于其中的代码,归原作者所有。,This is the picoblaze downloading information, which some use to write my own methods, now upload it to you. If there is a need can be downloade
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12.27mb
    • 提供者:古月
  1. vga.rar

    1下载:
  2. 最全的FPGA VGA方面的资料及源码. VGA IPcore的Verilog代码 VGA接口设计实例及测试程序 VGA接口设计实例及测试程序(源码) VGA显示源码,FPGA VGA most comprehensive information and source code. VGA IPcore the Verilog code VGA interface design and testing procedures VGA interface design and testing p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.05mb
    • 提供者:likufan
  1. DDS.rar

    1下载:
  2. DDS信号发生器,利用VHDL实现,可根据频率控制字的改变输出不同频率的信号,最高可到达10MBPS,DDS signal generator, the use of VHDL realization of frequency control word in accordance with changes in output signals of different frequencies, the maximum arrival 10MBPS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:765.81kb
    • 提供者:陈宇
  1. DDS.rar

    1下载:
  2. 自己在Quartus下用VHDL编写的一个DDS程序。包括寄存器,累加器,波形存储器,In Quartus using VHDL procedures for the preparation of a DDS. Including the register, accumulator, waveform memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:343.11kb
    • 提供者:ice
  1. EP2C20_TEST.rar

    1下载:
  2. 内含无刷电机驱动VHDL模块,读码盘4倍频模块,并用NIOS核实现简单无刷电机闭环控制。,Brushless motor driver includes VHDL modules, reading frequency module plate 4, and nuclear NIOS simple closed-loop control of brushless motor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:14.81mb
    • 提供者:王少鸷
  1. scramble.rar

    1下载:
  2. 通信用加扰码VHDL电路,解决光传输过程中的连零和连一码的出现。,Communication scrambling circuit VHDL Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:911byte
    • 提供者:江山
  1. Verilog_code_for_AWGN.rar

    1下载:
  2. verilog实现awgn信道噪声的代码,支持可变的信噪比。利用移位寄存器来实现伪随机序列。,verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-08
    • 文件大小:10.07mb
    • 提供者:xiejin
  1. fir_hdl.rar

    1下载:
  2. 一个 FIR 滤波器的 verilog 实现, 与 matlab 产生的 reference code 相互验证。,Verilog a FIR filter to achieve, with the reference code generated by matlab mutual authentication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:94.66kb
    • 提供者:wei
  1. uart.zip

    1下载:
  2. uart串口通信程序,用状态机实现的;测试通过,并且实践过,uart
  3. 所属分类:VHDL编程

    • 发布日期:2013-09-04
    • 文件大小:769.13kb
    • 提供者:dasfsaf
  1. altera_up_avalon_sd_card_inter

    1下载:
  2. 基于VHDL的SD卡IP核,Altera公司推出的大学计划!最新版本9.0,VHDL-based IP core of the SD card, Altera' s university program launched! The latest version 9.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:257.67kb
    • 提供者:兔子
« 1 2 ... .00 .01 .02 .03 .04 32605.06 .07 .08 .09 .10 ... 33646 »
搜珍网 www.dssz.com