资源列表
CPLD 與 61LV256 SRAM 驱动 TFT
- CPLD 與 61LV256 SRAM 驱动 4.3 吋的 TFT,附 Verilog 語言範例.
ECC校验FPGA源码
- ECC校验FPGA源码，VHDL编写
CCD相机采集
- CCD相机在PCI总线的采集程序，像元数320*256
GPS-FPGA源代码
- 这个是基于ALTERA-FPGA的GPS程序实例，
DAC5687 interface
- TI DAC5687 interface of the verilog
数字钟VHDL设计
- maxplus2开发基于EDA数字钟VHDL设计
EBCOT Processor 源码
- 硬件实现JPEG2000 EBCOT 编码的源码
Code_for_Bilinear Interpolation
- 根據不同測試pattern，設計的電路要能對16×16 pixels的原圖影像作縮放，產生16×16、32×32的放大或縮小影像。
GPS去载波verilog实现
- 该源码用verilog实现gps信号的去载波过程
8为累计相关器
- 实现了八位加法器
CJQ-V1.0-fpga
- 主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding