资源列表
jiaozhi_and_jiejiaozhi
- 交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失
ALU_verilog
- 用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件
watch_v1
- 数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位，即能显示**.**s 按钮设置防抖
Frequency_divider
- 用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
SongQuartusVHDL
- 乐曲硬件演奏电路设计的全部VHDL代码，在QuartusII环境下编译通过，已存在QuartusII项目
config_dac
- Verilog实现 spi接口的FPGA实现 通过仿真，修改后即可应用
pll
- 用FPGA实现数字锁相环，开发环境为ISE
2008082018202568
- 0到255任意整数半整数分频Verilog HDL.rar
I2C_Controller
- I2C控制器的源代码，Verilog HDL语言编写，可以直接调用
spartan3e
- 实用的程序代码，希望对大家有用，已经调试通过
plj
- 等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件
mul_booth
- 基于BOOTH的32位快速乘法器的设计源码