资源列表
7HzUUFHT
- altera公司cpld/fpga开发软件quartus2中文使用教程
1PPS
- 应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
mult
- 64位乘法器源码verilog,经过验证测试
fft16ref
- VHDL fft 源程序，直接运行就可以，很好的一个程序
vhdl100
- VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的
xd_lcd_comp
- 一款240＊128的LCD模块在ALTERA FPGA NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考
v2_fifo_vhd_258
- 这是一个基于xilinx ISE9.1的一个历程，包含两个FIFO代码，第一个FIFO读写用同一个时钟，第二个FIFO读写用不同的时钟。
Leon2_microprocessor
- Inroduce the LEON 2 microprocessor
DDR_SDRAM_verilog
- DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的
I2C
- I2C 串口通讯Xilinx项目源码 拷贝到硬盘，用ISE打开工程文件即可。
usb1.1_Verilog
- usb1.1的设备控制器IP核，是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.
flowadd
- verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog