资源列表
fir_Verilog
- 用Verilog编写的fir滤波器程序！-Verilog prepared using the procedure fir filter!
fpga_uartrw
- FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上调试运行成功-FPGA s UART controller Verilog source code, in cyclone II EP2C8Q208 debugging run successfully
kuoping
- fpga嵌入式设计 扩频接收机设计 有matlab 和vhdl 对比情况-Design of spread-spectrum receiver embedded FPGA design and VHDL contrast matlab
1
- 基于eda中vhdl语言的一位全加器的设计，详细的设计过程和实验现象，相互学习-Based on EDA VHDL language in a full adder design, detailed design process and the experimental phenomena and learn from each other
VHDL_digital
- 《数字系统设计与VerilogHDL》 阐述数字系统设计方法，重点对用vhdl设计开发常用的数字电路和数字系统进行具体阐述，配合大量设计实例。-err
ARM7_verilog
- arm 7 verilog code used setup soc
fifo
- 先入先出缓冲存储器，采用verilog hdl-FIFO buffer memory, using verilog hdl
UART
- 基于FPGA的UART实现 用VHDL编程-The UART-based FPGA using VHDL Programming
1553_enc_dec
- 1553b的编解码源程序 和仿真程序，fpga来实现的 vhdl语言 -1553B codec source code and simulation procedures, fpga to achieve the VHDL language
fanzhen
- vhdl代码： 出租车计价器VHDL程序与仿真！初学fpga者可以参考参考！！比较简单-VHDL code: Taximeter VHDL procedures and simulation! FPGA beginner can reference a reference! ! Relatively simple
fpgaPCI
- fpga开发pci的verilog，不可多得的源代码。-FPGA development pci of verilog, rare source code.
pre_norm_addsub
- 一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code