CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 32679.80 .81 .82 .83 .84 ... 33646 »
  1. DDS__FPGA

    1下载:
  2. 基于FPGA的DDS信号发生器设计,包含Quartus 的工程,打开即可使用,Verilog 语言编写!-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:90.42kb
    • 提供者:小何
  1. dif_jiaorao

    1下载:
  2. FPGA适用的加扰和差分编码程序,VHDL描述,适用于Xilinx FPGA-for Xilinx FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-22
    • 文件大小:1kb
    • 提供者:xhnhd
  1. verilog_cordic.tar

    1下载:
  2. 用verilog实现cordic算法。支持多模,有vecter和rotate模式。支持多种输出-Algorithm to achieve cordic with verilog. Multi-mode, there vecter and rotate mode. Support for multiple output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:353.48kb
    • 提供者:Fengxiaodong
  1. XAPP868

    1下载:
  2. E1/T1时钟提取和恢复源码 是xilinx的IP源码-E1/T1 clock recover code,it is xilinx s IP code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:764.41kb
    • 提供者:ganzhhua
  1. I2C

    1下载:
  2. I2C/IIC 总线接口驱动,在Altera和Xilinx的FPGA上跑过,Verilog编写,Craftor原创。V1.1。代码中还包含了24C02的读写测试程序,可直接用。-I2C/IIC Bus Driver, written in Verilog, v1.1. By Craftor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2.45kb
    • 提供者:Craftor
  1. 354545

    1下载:
  2. 用VHDL实现出租车计价器,此程序已通过验证-VHDL implementation with a taxi meter, this procedure has been verified. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.04mb
    • 提供者:宋茜
  1. TestAD9709_AD9288_Verilog

    1下载:
  2. 使用Verilog语言控制高速AD9288 Ad9707-Verilog language control using high-speed AD9288 Ad9707
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.03mb
    • 提供者:李正
  1. fft3

    1下载:
  2. 是用verilog写的FFt源码,通过编译基本是正确,希望对大家有所帮助-Is written FFt verilog source code, compile basic right, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-08
    • 文件大小:12.43mb
    • 提供者:全昊
  1. lift

    1下载:
  2. 本课题要求设计一个电梯控制系统,传统的电梯控制系统仅仅要求实现对一栋电梯的控制,而本题要求设计一个实现两栋电梯联动的基于VHDL的电梯控制系统。具体要求如下: 需要大楼为4层,2部电梯,每部电梯内部都有如下按键:1-4楼的按键选择,开门键,关门键,报警键。每部电梯的每层楼外面都有上楼键和下楼键(1楼只有上楼键,六楼只有下楼键)。电梯的设计参照日常生活中电梯实际运行规律设计。 两部电梯之间互相联动,即同时按下任何一部电梯的外部向上或向下键之后,两部电梯同时接受此指令,然后由系统判断,与该请求所
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:chdj
  1. fpga

    1下载:
  2. 基于现场可编程门阵列( Fie ld Programmab le Ga teA rrays, FPGA )硬件平台和背景差分算法设计一个静态背景下 的视频移动目标检测与跟踪系统, 并详细给出系统的实现过程。检测结果表明: 采用FPGA硬件实现系统设计, 极大地提高了 系统的处理速度, 在静态背景下, 可以实时、准确地检测和跟踪到移动目标。-Based on field programmable gate array (Fie ld Programmab le Ga teA rrays,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:556.08kb
    • 提供者:chdj
  1. INVERTER

    1下载:
  2. invereter : it convrts dc to ac also it gives uninterruptable ac supply. this is very very very very useful vhdl code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:203.48kb
    • 提供者:vijay kr ram
  1. final3

    1下载:
  2. FPGA实现计算器(四位以内加减乘除,逻辑运算,包含优先级)-FPGA realization of calculator (four less than addition, subtraction, logical operations, including priority)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.88mb
    • 提供者:tys_joy
« 1 2 ... .74 .75 .76 .77 .78 32679.80 .81 .82 .83 .84 ... 33646 »
搜珍网 www.dssz.com