CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 32679.80 .81 .82 .83 .84 ... 33646 »
  1. Digital_oscilloscope_VHDL

    1下载:
  2. 利用VHDL语言编写数字示波器的程序,下载入FPGA中可实现。在Quartus7.1编译环境中已经测试通过。-Digital oscilloscope using VHDL language program, download into the FPGA can be achieved. In Quartus7.1 build environment has been tested.
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-10
    • 文件大小:2.08mb
    • 提供者:胡亚东
  1. communications_1

    1下载:
  2. 用vhdl代码描述的通信系统仿真程序。包括信源(20位m序列),crc编码(采用串行算法),加噪(用22位m序列产生稀疏的1,然后和编码后的数据异或)。-Vhdl code with the simulation program described in the communication system. Including the source (20 m sequence), crc code (using the serial algorithm), noise (with 22 m se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:472.3kb
    • 提供者:李修函
  1. zidongshouhuojisheji

    1下载:
  2. 本文采用Verilog HDL描述语言实现自动售货机系统的销售动作,用有限状态机进行系统状态描述,自动售货机通电复位时,自动进入系统初始状态,本文设计的自动售货机控制系统主要可以实现投币处理、计算投币总额、输出商品,输出找零、余额计算并显示等功能。-This verilog hdl describe language used for automatic machines system of action, with a limited system of state, state, the v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:33.78kb
    • 提供者:高菲悦
  1. EPM570

    1下载:
  2. 这是ATLREA的EPM570的一个144管脚CPLD的最小系统图,对于设计CPLD的板子有作用-This is the EPM570 ATLREA a minimum of 144 pin CPLD system diagram, for the design of the board has the role of CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:332.75kb
    • 提供者:yuanzengquan
  1. superkeyboard

    1下载:
  2. 简易电子琴,可以实现弹奏和演奏的双重功能-music player
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:897.47kb
    • 提供者:mary
  1. FPGAdesignandFIRimplementation

    1下载:
  2. 文档中含有DDS的VHDL实现,FIR滤波器串并FPGA实现,synplify,ISE,ModelSim后仿真流程和FPGA设计的资料-document contains DDS implementation with VHDL , FIR filter serial to parallel and FPGA implementation, and synplify, ISE, ModelSim simulation and FPGA design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.32mb
    • 提供者:francis davis
  1. shuziluji

    1下载:
  2. 纯VHDL文件 拥有闹铃 整点报时 日历 使用方法(打开文件shizhong.gdf文件编译即可(本人使用maxplus-Pure VHDL files have calendar alarm whole hour to use (you can open the file shizhong.gdf file compilation (I use maxplus))
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-18
    • 文件大小:576.8kb
    • 提供者:虫子
  1. VHD_Veri_spi

    1下载:
  2. 一个强大的符合SPI规范的VHDL/Verilog源码文件,传输模式和时钟相位均可以指定,采用同步时钟设计,可以工作在很高的频率下。支持主机及从机模式,强烈推荐使用!-A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design can work in very high frequen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12.85kb
    • 提供者:中国
  1. PWMcore

    1下载:
  2. 基于xilinx FPGA软核microblaze编写的PWM波产生IP核,在EXCD开发板上调试通过,内附UCF文件和说明-it s an IP core based on microblaze,it can produce pwm wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:17.33kb
    • 提供者:JK
  1. xifeng-bianxian

    1下载:
  2. 光栅尺数据采集信号的细分辨向电路,是gdf文件,非常直观方便!-Grating data acquisition signals subdivision circuit is gdf file, very intuitive and convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-30
    • 文件大小:6kb
    • 提供者:小胡
  1. TweenLite

    1下载:
  2. 最新版的TweenLite.最高效的缓动引擎。-The latest version of TweenLite. The most effective slow moving engines.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:157.85kb
    • 提供者:zkl
  1. PWM_DA

    1下载:
  2. 可以产生PWM波形文件 ,熟悉基于FPGA的开发流程 自己写的程序-PWM waveform files can be generated, FPGA-based development process familiar to write their own programs
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-23
    • 文件大小:191.87kb
    • 提供者:冯超
« 1 2 ... .74 .75 .76 .77 .78 32679.80 .81 .82 .83 .84 ... 33646 »
搜珍网 www.dssz.com