CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 32677.78 .79 .80 .81 .82 ... 33646 »
  1. F10-Single-Cycle-MIPS

    1下载:
  2. This a verilog code of single cycle mips-This is a verilog code of single cycle mips
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:574kb
    • 提供者:hualin
  1. AES_test

    1下载:
  2. verilog AES解密 ACTEL FPGA-verilog AES ACTEL FPGA
  3. 所属分类:VHDL编程

    • 发布日期:2013-02-27
    • 文件大小:110.36kb
    • 提供者:zhongpeng
  1. illinoi_arm7

    1下载:
  2. 一种ARM IP core,国外一个论坛上载下来的,希望能有所用处-A ARM IP core, a forum set off abroad, and hope to be useful
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-29
    • 文件大小:3.39mb
    • 提供者:a1runner
  1. fftip

    1下载:
  2. 2008-2009年优秀硕士论文之:基于FPGA的高性能32位浮点FFT IP核的开发-Outstanding Master' s thesis 2008-2009: FPGA-based high-performance 32-bit floating-point FFT IP core development
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-10
    • 文件大小:18.26mb
    • 提供者:dawei
  1. fir6dlms

    1下载:
  2. lms算法,自适应滤波器中使用fir滤波器对信号的码间干扰进行均衡-lms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.3kb
    • 提供者:lvchangbo
  1. verilog_calculator

    1下载:
  2. 用verilog编写的简易计算器代码。通过一位全加器组成电路,可以实现加法、减法和乘法,并在七段数码管上显示出十进制的结果。-Simple calculator with code written in verilog. Composed by a full adder circuit, can add, subtract and multiply, and in the seven-segment LED display on the decimal result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:15.55kb
    • 提供者:刘涛
  1. LCD

    1下载:
  2. verilog语言编写的LCD读写代码,包括整个工程-read and write languages LCD verilog code, including the entire project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:436.47kb
    • 提供者:xuzunlei
  1. virtual_keyboard

    1下载:
  2. 通过PS2口连接键盘与FPGA,按动1-7数字键达到虚拟电子琴的效果-PS2 keyboard port connect to the FPGA ,press the number keys 1-7 to reach the effect of the virtual keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-29
    • 文件大小:480kb
    • 提供者:vivian
  1. POWER-48to24

    1下载:
  2. 48V转24V 100W开关电源 DC-DC-Switch to 24V 100W 48V DC-DC switching power supply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.25kb
    • 提供者:周波
  1. Counter

    1下载:
  2. 计数器 QuartusⅡ 10进制计数器 CLKIN为时钟输入端,CLR为清零端,Y[3..0]为四位二进制输出(BCD 码形式),CLKOUT为10进制计数器进位输出端 -Counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:29.01kb
    • 提供者:duopk
  1. VHDL

    1下载:
  2. 很详细的vhdl教程,能够帮助大家很好的学习fpga,希望能够帮助大家学习。-Vhdl tutorial is very detailed, very good to help people learn fpga, hope to help you learn
  3. 所属分类:VHDL编程

    • 发布日期:2013-09-16
    • 文件大小:1.34mb
    • 提供者:李成军
  1. 3333

    1下载:
  2. 可编程单脉冲发生器,各模块已经写好,调试运行并通过-Programmable pulse generator, the module has been written, debugging and running through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.49kb
    • 提供者:jiajinying
« 1 2 ... .72 .73 .74 .75 .76 32677.78 .79 .80 .81 .82 ... 33646 »
搜珍网 www.dssz.com