资源列表
VtoRGB
- Verilog写得BT656视频数据转为RGB数据的Quartus工程文件！-The verilog module for changing BT656 data to RGB data!
The_veriloghdl_golden_reference_guides
- verilog HDL 黄金指南，对深入学习verilog的人士很有帮助-verilog HDL Golden guid
I2C
- I2S interface in VHDL
mimasuo
- 4位密码锁，按键显示，3次输入错误报警，实现电子密码锁的功能，采用4*4键盘-lock
codeb_generator5
- B码的产生 使用B码进行校时 用来产生B码 以及B码的格式 说明-B generated code when using the B codes school code used to generate B and B code format descr iption
usb_cy7c68013_connect_to_PC_Source_Code
- usb_cy7c68013与PC通信源码-usb cy7c68013 connect toPC-- Source Code
ZIGBEE technical explanation
- ZIGBEE技术讲解ZigBee的应用，可以列举出如家庭和楼宇自动化、工业监控、设备跟踪、低功耗无线传感器网络、机顶盒与遥控、自动抄表及医疗等诸多应用-ZIGBEE explain the ZigBee technology applications, could be mentioned, such as family and building automation, industrial monitoring and control, equipment tracking, low powe
Verilog000
- FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA板子。 ③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosII IDE),了解NiosII的基本结构，设计NiosII开发板，编写NiosII C语言程序，调试板子各模块功能。-Verilog语言的学习，熟悉Verilog语言的各种语法。 ②、FPGA的学习，熟悉
duc_ddc_system_generator
- 介绍了在xilinx环境中利用system generator设计数字上变频DUC/数字下变频DDC的流程，对于初学者很有帮助-introduced the design of DUC/DDC using system generator under xilinx, it s quite helpful to fresh
tt
- 在Quartus中实现256的RAM(经过实际的应用验证).rar-Realized in the Quartus 256 RAM (after the actual application of verification). Rar
lcd_time
- 一个基于VHDL的多功能数字钟设计，能在LCD上显示时间，调整时间，整点报时，音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
speaker
- 基于VHDL的乐曲演奏电路，完整的Quartusii编程，经测试完全成功，初学者入门好帮手，读者打开即可使用-VHDL-based music concert circuit, complete Quartusii programming, tested a total success, a good helper for beginners entry, readers can use to open