CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 32696.97 .98 .99 .00 .01 ... 33646 »
  1. count

    1下载:
  2. 吉大短学期CPLD实习程序 可逆10 进制计数器,用1 位拨码开关进行加减控制:输入为0 时进行加计数,当输入为1 时进行减计数;用1 位拨码开关进行同步清零控制:输入为0 时清零,输入为1时正常计数。计数结果用数码管显示-Chittagong short term internship program CPLD reversible binary counter 10, with an addition and subtraction DIP switch control: when th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-14
    • 文件大小:136kb
    • 提供者:吴琦轩
  1. motor-positioning-control-vhdl

    1下载:
  2. 步进电机定位控制系统VHDL程序与仿真,绝对能用,经本人毕设测试!-Stepper motor positioning control system and simulation of VHDL program, absolutely can, after I completed the test set!
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-17
    • 文件大小:1.15kb
    • 提供者:卡卡
  1. fir_lms

    1下载:
  2. verilog语言编写LMS(最小均方误差)自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.38kb
    • 提供者:刘俊斌
  1. sqrt_Verilog

    1下载:
  2. Verilog实现开平方模块,内含有具体的算法描述Word文档,简单清晰明了。-sqrt with Verilog HDL. It is useful.
  3. 所属分类:VHDL编程

    • 发布日期:2013-07-10
    • 文件大小:17.39kb
    • 提供者:张重
  1. aes-core

    1下载:
  2. Verilog编写的美国标准加密算法AES的硬件实现包含完整代码及测试程序。- Verilog the compilation American standard encryption algorithm AES hardware realizes contains the complete code and the test order.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:85.98kb
    • 提供者:fujiwei
  1. CY7c68013

    1下载:
  2. CY7c68013的读写程序,开发环境是ISE-CY7c68013 write and read program
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-07
    • 文件大小:787.98kb
    • 提供者:李程
  1. chengfaqi

    1下载:
  2. 基于FPGA采用时序逻辑方法设计的16位乘法器代码-FPGA-based temporal logic designed using 16-bit multiplier code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-27
    • 文件大小:374kb
    • 提供者:宋小柒
  1. Verilog_pingpang

    1下载:
  2. 其实乒乓操作用面积换速度,本文件是用verilog实现乒乓操作-In fact, with an area for ping-pong operation speed, this document is to achieve pong operation verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-28
    • 文件大小:50kb
    • 提供者:Tom
  1. Adaptive-echo-cancellation

    1下载:
  2. 自适应回波消除,FPGA方面的设计论文,对大家有用的可以下下来-Adaptive echo cancellation, FPGA design aspects of paper, can be useful to all of us look down under
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-14
    • 文件大小:1006.37kb
    • 提供者:邵一峰
  1. electronic-clock

    1下载:
  2. Verliog HDL数字系统设计项目,电子钟。该电子钟可以实现时钟、日期、闹钟、秒表功能。-Verliog HDL digital system design projects, electronic clock. The clock can clock, date, alarm clock, stopwatch function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.87mb
    • 提供者:saln
  1. xapp250

    1下载:
  2. xilinx 关于时钟数据恢复中的源代码-xilinx on the clock and data recovery in the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.42kb
    • 提供者:MML
  1. icache

    1下载:
  2. ARM9指令Cache缓存模块的Verilog代码-cache verilog for ARM
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-07
    • 文件大小:2.74kb
    • 提供者:salvary
« 1 2 ... .91 .92 .93 .94 .95 32696.97 .98 .99 .00 .01 ... 33646 »
搜珍网 www.dssz.com