CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 32701.02 .03 .04 .05 .06 ... 33646 »
  1. PCM

    1下载:
  2. PCM信号的码同步提取;短脉冲滤除;VHDL语言-PCM code synchronization signal extraction short pulse filter VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:502.8kb
    • 提供者:Troy
  1. FPGA-OFDM-VHDL-

    1下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.64mb
    • 提供者:pp
  1. tcd_driver

    1下载:
  2. 东芝ccd产品tcd1209驱动程序,生成1209所需的驱动波形-toshiba ccd tcd1209
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:188.2kb
    • 提供者:杨庆华
  1. adc

    1下载:
  2. 设计ADC控制器,Verilog代码.利用有限状态机设计方法在FPGA上设计ADC0809的接口控制器,采样结果送到数码管显示出来。-ADC controller design, Verilog code using finite state machine design in the FPGA design ADC0809 interface controller, the sampling results to the digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.15kb
    • 提供者:钟雪美
  1. H.264decodeVerilog

    1下载:
  2. 基于FPGA的EDA设计技术,用Verilog硬件设计语言解压缩H.264格式的视频压缩文件。-FPGA-based EDA design, using Verilog hardware design language decompress H.264 video compression format file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:862.31kb
    • 提供者:吴文
  1. encoder

    1下载:
  2. 802.11a卷积码的实现,使用公式133和177,可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-15
    • 文件大小:1kb
    • 提供者:Team
  1. convcode

    1下载:
  2. 基于Modelsim的卷积码(2,1,7)的Verilog实现,采用直接生成-Modelsim-based convolution code (2,1,7) and Verilog implementation of direct generation
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-23
    • 文件大小:17.37kb
    • 提供者:郭强
  1. silutongbufujieqi

    1下载:
  2. 介绍了有代表性的较简单的四路同步复接器系统程序设计。- Introduced has the representative simple four group synchronized multiple connection system programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:13.18kb
    • 提供者:慡怡
  1. Ths1207

    1下载:
  2. VHDL实现Ths1207控制器,根据硬件电路对THS1207进行配置,并读取AD转换结果。-VHDL implementation Ths1207 controller, according to the hardware circuit configuration of the THS1207, and read the AD conversion result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.92kb
    • 提供者:郭佳佳
  1. SDI_PassThr_SZ

    1下载:
  2. Xilinx SDI参考设计,Verilog/VHDL源代码和相关文档等-Xilinx SDI pass through Verilog/VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-17
    • 文件大小:4.7mb
    • 提供者:黄棋波
  1. RD1054

    1下载:
  2. i2c接口的master ip 适用于lattice的器件-i2c master ip interface device for lattice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:606.48kb
    • 提供者:y
  1. shuzipinluji

    1下载:
  2. 基于fpga的数字频率计的vhdl设计源码-Fpga-based digital frequency meter vhdl design source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.65kb
    • 提供者:le
« 1 2 ... .96 .97 .98 .99 .00 32701.02 .03 .04 .05 .06 ... 33646 »
搜珍网 www.dssz.com