CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 32799.00 .01 .02 .03 .04 ... 33646 »
  1. gtx_interface_ip

    1下载:
  2. 高速串行设计FPGA-GTX IP设置生成,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接-High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link
  3. 所属分类:VHDL编程

    • 发布日期:2016-11-13
    • 文件大小:1.14mb
    • 提供者:周召涛
  1. apb_slave_latest.tar

    1下载:
  2. APB slave master uding verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:4.46kb
    • 提供者:vivek
  1. ug480_7Series_XADC

    1下载:
  2. xinlinx V7芯片 用verliog 和vhdl 实现自带adc的模拟量采集-xinlinx V7 chip with verliog and vhdl realization comes adc analog acquisition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:19.96kb
    • 提供者:wangsir
  1. top_clock-plus

    1下载:
  2. 在quartus ii上仿真24小时的时钟在输入基本的时钟信号后,秒数,分数,小时数的变化-After entering the basic clock signal, seconds, fractions, changes in the number of hours of simulation on a 24-hour clock quartus ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-17
    • 文件大小:1.52mb
    • 提供者:bajie
  1. ARINC_429

    1下载:
  2. FPGA实现ARINC429协议,利用verilog HDL做了完整的ARINC429通信收发协议,EDA开发平台为quartus ii9.1。-FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol, EDA development platform quartus ii9.1.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:3.51kb
    • 提供者:何俊
  1. DE2_Media_Computer-sdcard

    1下载:
  2. ALTERA COMPUTER ORGANIZATION VHDL SOURCE FILES
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.44mb
    • 提供者:elamara
  1. 14_ethernet_test

    1下载:
  2. 这是利用FPGA实现对以太网传输的控制。FPGA为Spartan 6 LX16,以太网芯片为RTL8211。千兆传输速率。语言为Verilog,但没找到这一选项,故选择了最接近的VHDL-This is achieved using the FPGA Ethernet transmission control. FPGA for the Spartan 6 LX16, Ethernet chip RTL8211. Gigabit transmission rate.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.04mb
    • 提供者:accountm
  1. viterbi_soft

    1下载:
  2. 维特比译码器,调用IP核,软判决输入,开发平台Xilinx Spartan-6系列FPGA-viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.74kb
    • 提供者:王沛霖
  1. OExp11-OwnMCPU

    1下载:
  2. 浙江大学计算机组成实验课工程代码,多周期CPU设计控制器实现。-Multi-cycle CPU design of the controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.17mb
    • 提供者:林恣
  1. hdmi_demo

    1下载:
  2. hdmi 视频编解码输入输出模块,verilog实现-hdmi encoder and decoder in verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:42.43kb
    • 提供者:
  1. IP

    1下载:
  2. USB+UART+I2C+VGA+ARM7+MC8051 altera IP核-USB+UART+I2C+VGA+ARM7+MC8051 Verrlog VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.63mb
    • 提供者:刘春焱
  1. fsmc_fpga

    1下载:
  2. FPGA和STM32通讯的例子,keil和quartus软件程序-Examples of FPGA and STM32 communications, keil and quartus software program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.6mb
    • 提供者:
« 1 2 ... .94 .95 .96 .97 .98 32799.00 .01 .02 .03 .04 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭