CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 4154.55 .56 .57 .58 .59 ... 4322 »
  1. tengkan-V2.2

    0下载:
  2. Calculation crosshairs diffraction image at different distances, Channelized receiver based on multi-phase structure, Verification is available.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:151552
    • 提供者:manjaofienen
  1. hhcit

    0下载:
  2. Includes the modulation, demodulation, signal to noise ratio calculation, Including AHP, factor analysis, regression analysis, cluster analysis, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:151552
    • 提供者:张海涛
  1. vtrb

    0下载:
  2. % disp('MATLAB encoder output') % disp(u)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:168960
    • 提供者:Ravin48
  1. basic_uart

    0下载:
  2. basic code for UART receiver and transmeter
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3072
    • 提供者:Ravin48
  1. RS232_verilog1

    0下载:
  2. RS232通信协议verilog程序。经过调试可以使用(RS232 communication protocol Verilog program. After debugging can be used)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:6690816
    • 提供者:你好PSL
  1. DE2_70_D5M_LTM_sobel

    0下载:
  2. SOBEL TO DETECT IMAGE EDGE
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:8623104
    • 提供者:chun354
  1. DE2-115_Basic_Computer

    0下载:
  2. BASIC COMPUTER FOR JTAG_UART
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:693248
    • 提供者:chun354
  1. DE2_115_Synthesizer

    0下载:
  2. SOUND DEMONSTRATION AND SYNTHESIZER
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:55296
    • 提供者:chun354
  1. ece5760-final-cwf38-mao65-as889

    0下载:
  2. BALL GAME + EDGE DETECTION FOR FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:14389248
    • 提供者:chun354
  1. AD4003_CTR

    0下载:
  2. 一个AD4003的测试/控制程序,2Ms/s,18bit的AD高速AD芯片(A AD4003 test / control program, 2Ms/s, 18bit AD high speed AD chip)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:7486464
    • 提供者:胜寒
  1. uart_test

    0下载:
  2. verilog实现UART收发功能,硬件平台为spartan 6,软件平台为ise14.7(verilog implement UART rx and tx function)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:358400
    • 提供者:雨珂
  1. led流水灯

    0下载:
  2. 在vivado做的led流水灯,包括分频(Done in vivado LED water lamp, including frequency division)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:4096
    • 提供者:ge_gege
« 1 2 ... .49 .50 .51 .52 .53 4154.55 .56 .57 .58 .59 ... 4322 »
搜珍网 www.dssz.com