CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 4196.97 .98 .99 .00 .01 ... 4323 »
  1. wu

    0下载:
  2. 对汽车交通尾灯控制,使用vhdl语言实现。里面有工程代码,效果很好。(The steering control of the car traffic taillight is realized by using the VHDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. Xilinx的增量编译技术

    0下载:
  2. 增量编译技术,其基本原理就是根据前一次编译的结果,只重新编译部分修改过设计,其它部分则沿用前一次编译的结果,这样就可以缩短总体的编译时间(Incremental compilation technology, the basic principle is based on the results of the previous compilation, only re-editing part of the modified design, the other part is based on
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:67kb
    • 提供者:小旦
  1. elevator

    0下载:
  2. 电梯运行的控制系统,FPGA实现,基于Verilog(Control system of elevator operation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1kb
    • 提供者:proud
  1. ADC_Data_Recv_Module

    2下载:
  2. 接收机测试输入信号, 生成正余弦波,采样率、频率、幅度、相位可调节 并将生成的数据进行输出 压缩包包括Verilog代码、testbench代码、word文档 matlab仿真代码(The receiver tests the input signal, Generation of positive cosine wave, sampling rate, frequency, amplitude, phase can be adjusted And output the generated da
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:500kb
    • 提供者:nokkk
  1. Clock_Synchronization_Module

    1下载:
  2. 数字接收机中频部分数字时钟的设计 包括matlab仿真 verilog代码、 testbench代码 以及word设计文档(Design of medium frequency digital clock in digital receiver Including Matlab simulation Verilog, testbench code, and design documents)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:240kb
    • 提供者:nokkk
  1. FFT_Module

    1下载:
  2. 接收机数字部分FFT模块的代码 包括verilog代码、 matlab仿真、 word文档 testbench 实现FFT(The code of the digital part FFT module of the receiver Including Verilog, matlab simulation, testbench Implementation of FFT)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:5.72mb
    • 提供者:nokkk
  1. Orthogonization_Module

    0下载:
  2. 接收机数字部分正交混频模块‘ 包括verilog代码 matlab仿真 word文档 testbench代码(Receiver digital part orthogonal frequency mixing module ' Including Verilog code Matlab simulation Testbench code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1.71mb
    • 提供者:nokkk
  1. CIC_Filter_Module

    2下载:
  2. 数字接收机cic抽取模块 抽取倍数可以选择 包括verilog代码 word文档 matlab仿真 testbench代码(CIC decimation module of digital receiver Extraction multiple can be selected Including Verilog code Word document Matlab simulation Testbench code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:2.87mb
    • 提供者:nokkk
  1. FRJ_HN1702_Assignment3_ThangNN6

    0下载:
  2. Horizontal size of Unix machines. The latest name of the AS400 is the IBM Iseries (I = Integrated), which is integrated because it is sold with all the pre-installed programs. The AS400 is aimed at mid-market companies, with few technical teams to ma
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1.11mb
    • 提供者:haifdfdf
  1. 6_key_test

    0下载:
  2. 键盘按键,基于Quartus的用Verilog实现键盘扫描(The keys on the keyboard, Quartus keyboard scanning based on Verilog implementation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:3.01mb
    • 提供者:木头心儿
  1. 8_uart_test

    0下载:
  2. 串口通信,基于Quartus的用Verilog实现串口通信(Serial communication and serial communication with Verilog based on Quartus)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:10.76mb
    • 提供者:木头心儿
  1. VerilogHDL硬件描述语言

    0下载:
  2. Verilog语言入门教程,详细讲述了Verilog语法和应用(Verilog language introductory course, detailing the Verilog syntax and Application)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:2.95mb
    • 提供者:Arwen_yuan
« 1 2 ... .91 .92 .93 .94 .95 4196.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com