CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 4196.97 .98 .99 .00 .01 ... 4323 »
  1. DAC0832

    0下载:
  2. 关于FPGA控制dac0832的VHDL源码-With regard to the VHDL source FPGA control dac0832
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:718byte
    • 提供者:liuyuting
  1. MUX4_1

    0下载:
  2. 多路复用器即数据选择器,用来将 N 个输入通道的数据复用到一个输出通道上。-Data selector multiplexer that is used to N input data channels multiplexed on an output channel.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:718byte
    • 提供者:
  1. counter

    0下载:
  2. 一个模10计数器的vhdl程序,希望对大家有帮助-A module 10 counter vhdl program, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:718byte
    • 提供者:陈政波
  1. MI

    0下载:
  2. PS2的键盘解码和led灯显示解码的联合,适合初学者,VHDL程序-PS2 keyboard decoding and joint decoding led light display, suitable for beginners, VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:718byte
    • 提供者:陈佳
  1. se7en

    0下载:
  2. a seven segment in vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:718byte
    • 提供者:Samira
  1. register_test

    0下载:
  2. This a vhdl code for tseting the colour gen code for fpga-This is a vhdl code for tseting the colour gen code for fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:718byte
    • 提供者:usha
  1. Luckey

    0下载:
  2. VHDL 频率可变的任意波形发生器-vhdl pinlvketiao renyiboxingfashengqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:717byte
    • 提供者:vampire
  1. led

    0下载:
  2. 定义4种模式,完成跑马灯的设计要求,达到要求的四种模式。-architecture one of led is type states is(s0,s1,s2,s3) ------- signal present :states signal q1:std_logic_vector(7 downto 0) signal count:std_logic_vector(3 downto 0)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:717byte
    • 提供者:张伟宏
  1. hongwai

    0下载:
  2. 红外协议代码用vhdl语言编写,在可编程器件上实现-Infrared agreement with VHDL code language, in programmable devices realize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:717byte
    • 提供者:IDNIDNIDN
  1. Division

    0下载:
  2. Hardware Implementation of Division Algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:717byte
    • 提供者:Sohail
  1. div

    0下载:
  2. 一分频,通过计数器原理得到的一分频。十分简洁,适合初学者-A divide, a divide counter principle. Very simple, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:717byte
    • 提供者:郭稳
  1. pluse_count

    0下载:
  2. 以利用FPGA系统时钟分频对定时器进行配置和定时操作。-To take advantage of the FPGA system clock frequency division for timer configuration and operation regularly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:717byte
    • 提供者:KO
« 1 2 ... .91 .92 .93 .94 .95 4196.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com