资源列表
FPGA八位加法器
- FPGA八位加法器，使用流水线设计方法，包含实验和仿真，代码调试，结果分析
AHB-task-slave-master
- ahb master行为级模型，ahb slave模型(AHB master behavior level model, AHB slave model)
Weighted-Round-Robin-Arbiter-master
- 带权重的优先级轮转算法的verilog实现(Verilog implementation of priority rotation algorithm with weight)
module_average_filter
- 一个中值滤波算法的verilog实现。。。。。。。(Verilog implementation of a median filtering algorithm)
基于xilinx ip 核的千兆以太网代码
- 基于xilinx ip 核的千兆以太网代码，利用tri_mode_ethernet_mac实现了千兆以太网的数据收发
camera_ov7725_sample
- 实现摄像头ov7725采集视频，通过vga端口输出. fpga型号为EGO1，可以自行修改xdc文件.(Realize the camera ov7725 acquisition of video, output through VGA port. Fpga model EGO1, you can modify the XDC file.)
哈夫曼
- 一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
ADDAboard
- Connection of ADDA with NEXYS4
test_ADC
- verilog 数模转换程序，包括AD与DA，AD能够对于波形的数值进行输出，使用的是ego1开发板(transition of A/D signal)
串口电压表VHDL
- 使用 AD 转换器 TLV1570，将 0－2.5V 的电压转换成 10 位二进制结果，再将 10 位二进制结果转换成 4 位 BCD 码 （整数部分 1 位，小数部分 3 位），并通过 UART 串口将数据送上位机 （电脑）进制显示(Serial port voltmeter)
PDM2PCM.srcs
- use verilog to trans PDM to PCM signal,use vivado
FPGA的VGA显示矩形框
- FPGA的VGA显示矩形框，在 VGA 显示器上显示一个矩形框。