CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 4190.91 .92 .93 .94 .95 ... 4323 »
  1. CfgDDS_9910

    1下载:
  2. dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。-dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:汪海兵
  1. ADS1278

    1下载:
  2. ADS1278 8通道ADC数据采集程序,AD采样深度24bit,保留16bit输出。状态机编写。-ADS1278 8-channel ADC data collection procedures, AD sampling depth of 24bit, 16bit output reserved. Write state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1006byte
    • 提供者:郭俊媛
  1. VHDL

    1下载:
  2. 设计一个具有进位输入和进位输出的8位行波进位加法器-8-bit ripple carry adder design having a carry input and a carry output
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-04
    • 文件大小:3.03kb
    • 提供者:lee
  1. sonic

    1下载:
  2. 基于FPGA的超声波测距,通过数码管显示距离-FPGA-based ultrasonic distance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:569.98kb
    • 提供者:张伟
  1. Transmitter

    1下载:
  2. 基于hdl的ofdm基带处理器发射机的设计与实现 包括 工作时钟 主控单元 导频插入 长短训练序列生成 data符号调制 循环前缀与加窗处理 IFFT/FFT 信道编码 扰码模块等-Hdl of ofdm transmitter baseband processor based design and implementation including work clock master unit pilot insertion length of the training sequence g
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.48mb
    • 提供者:郭俊
  1. i2c_6114

    1下载:
  2. 使用FPGA对NVP6114进行配置!绝对原创,已经成功应用到AHD高清监控机上。代码为纯VHDL编写,不是软核的。-Using FPGA to configure NVP6114! Absolutely original, has been successfully applied to the AHD high-definition monitor system. Write code for pure VHDL, not NIOS or MicroBlaze.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.8kb
    • 提供者:sunyongchang
  1. I2S-Serial-communication

    1下载:
  2. 这是I2S总线接口的Verilog实现源代码,包含了计数、左右通道选择、串行转并行等功能。-This is a Verilog I2S bus interface source code, including the count, about channel selection, serial to parallel functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.81mb
    • 提供者:小林
  1. CH376

    1下载:
  2. 用VERILOG HDL语言写的usb程序。FPGA芯片用的是ALTERA公司的,编程所用的软件为quartus和nios,USB芯片为CH376.-VERILOG HDL language written with usb program. ALTERA FPGA chip using the company s software program used quartus and nios, USB chip CH376.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.06mb
    • 提供者:周燕
  1. USB_save

    1下载:
  2. 这是基于FPGA的USB通讯程序。通过在quartus中建立SOPC,建立PIO口,并在NIOS中写驱动和寄存器等,实现USB通信。经检验,该程序通信正常。-This is FPGA-based USB communication program. By establishing the quartus in SOPC, establish PIO mouth and NIOS to write drivers and registers, realize USB communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.1mb
    • 提供者:周燕
  1. 8b10b

    1下载:
  2. 8b10b编解码代码,可以实现8b10b的编码及解码-8b10bencode deccode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.73kb
    • 提供者:zucezuanyong
  1. RISC-CPU

    1下载:
  2. 精简指令集 16位流水线CPU 可实现硬件模拟-16-bit pipelined RISC CPU hardware emulation can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:kk
  1. Project

    1下载:
  2. 这是一个关于cache的verilog代码,有icache和dcache的实现-a verilog code about the cache including i cache and dcache
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-07
    • 文件大小:1.03mb
    • 提供者:linxinyi
« 1 2 ... .85 .86 .87 .88 .89 4190.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com