资源列表
9.8_DISP256_GUO
- 基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现 -based on Verilog-HDL hardware Circuit of 9.8 based on t
I2C_altera
- I2C的说明!基于FPGA的I2C总线控制核设计,大家帮忙-I2C Note! FPGA-based nuclear I2C bus control design, we look at the help
070330
- VHDL三分频程序 VHDL三分频程序-VHDL third frequency procedures VHDL third frequency procedures VHDL third frequency procedures
baseonVerilog
- 基本运算逻辑和它们的Verilog HDL模型-basic arithmetic logic and their Verilog HDL model
usb_jtag-20070128-1751
- 网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！-spreading online usb_blaster tenets of the CPLD Ituri source, usb key is timing converted into JATG sequential output!
FPGAdigitaltimer
- 本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 -designed to achieve this with a number of preset clock design, and specific requirements are as follows : 1. Display correctly, , 2. d
edaTimer
- 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本实验中，只进行了简单的数字时分秒设计，其他部分还有待下一步改进。-digital clock is the main function Minutes date when the output fun
usb2[1].0
- usb源码下载，是基于windows开发平台的，通过FPGA加以仿真验证。可以进行数据的传输-usb download the source code is based on the Windows platform, to be adopted FPGA simulation. Can be the transmission of data
vhdl-examples
- 这是eda初学者可以借鉴的两个关于电子频率计的VHDL设计实例
2007118203250
- 关于图形化编程软件labview的应用实例,对初学者有很大帮助-on graphical programming software to the PC application examples, the right will be of great help beginners
mc8051V1.4
- 8051硬核源码（VHDL），具有全部VHDL代码、测试环境以及说明文档、综合脚本等完整的开发、验证环境，源代码通过ASIC投片，并得到不断完善-8,051 hard-core source code (VHDL), with all VHDL code, testing and documentation, environment, Comprehensive integrity of the scr ipt, such as development, certification, the s
8051_nios_vhdl
- 8051 MCU在nois平台上的实现代码（VHDL），出自Altera公司，经过严格测试核验证-nois 8051 MCU platform in the realization of code (VHDL) from Altera Corporation, after strict verification of nuclear test