CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 4239.40 .41 .42 .43 .44 ... 4323 »
  1. 黑金 AX545516开发板 Verilog 教程

    1下载:
  2. xilinx SPARTAN 开发板资料、及详细例程讲解(xilinx demo board designed example)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-03-23
    • 文件大小:18.97mb
    • 提供者:augustwp
  1. UART串口工程

    1下载:
  2. UART串口工程,RS232串口,实测可以使用,可以用来学习学习
  3. 所属分类:VHDL编程

  1. led_8_run

    1下载:
  2. led_8_run,LED跑马灯,实验程序,实测可用,可以学习
  3. 所属分类:VHDL编程

    • 发布日期:2020-02-29
    • 文件大小:305.63kb
    • 提供者:767540181@qq.com
  1. new

    1下载:
  2. 通过spi实现加速度计adxl357读取xyz三轴方向的加速度值(Accelerometers adxl357 read the acceleration value of XYZ three-axis direction through SPI)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-10-24
    • 文件大小:5kb
    • 提供者:LJHER
  1. ac620_calculator_key_board

    1下载:
  2. 基于Verilog编写的计算器,使用矩阵键盘输入数据,使用数码管显示运算过程和结果,基于小梅哥AC620开发板验证通过(The calculator based on Verilog uses matrix keyboard to input data and digital tube to display the operation process and results. The development board based on little mac620 passed the veri
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-07
    • 文件大小:40kb
    • 提供者:小梅哥fpga
  1. DDR2_SDRAM操作时序

    1下载:
  2. DDR2_SDRAM操作时序,介绍的很详细,不错(DDR2? SDRAM operation sequence, very detailed introduction, very good)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-04-26
    • 文件大小:1.85mb
    • 提供者:zou3
  1. verilog实例 [43项]

    1下载:
  2. 一些采用verilog描述的数字功能模块,有常见的同步异步FIFO,RAM等模块,适合新手学习(Some digital function modules described by Verilog, such as synchronous asynchronous FIFO and ram, are suitable for novice learning)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-25
    • 文件大小:186kb
    • 提供者:hayto
  1. TMP75读写

    1下载:
  2. TMP75的读写代码,包括时钟控制、读数据和配置。
  3. 所属分类:VHDL编程

    • 发布日期:2020-04-16
    • 文件大小:5.16kb
    • 提供者:lcy0418
  1. 现有16位寄存器。初始值为0

    1下载:
  2. 现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位,并且将输入的数据data_in作为寄存器的最低位,寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to the left, and the input data wil
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-13
    • 文件大小:447kb
    • 提供者:echokiii
  1. FSM状态机verilog代码

    1下载:
  2. 能实现状态转换、移位功能的状态机,使用verilog代码编写,能通过modelsim编程实现。
  3. 所属分类:VHDL编程

  1. ZYNQsl

    1下载:
  2. FPGA开发教程,含开发手册和源代码,例程齐全,很好的FPGA学习资料(A tutorial on the development of FPGA, including development manuals and source code, has complete routines and good learning materials for FPGA.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-10-12
    • 文件大小:16.82mb
    • 提供者:a123sun
  1. formal_verification

    1下载:
  2. 现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-07
    • 文件大小:4.67mb
    • 提供者:tanbour
« 1 2 ... .34 .35 .36 .37 .38 4239.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭