CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .73 .74 .75 .76 .77 4278.79 .80 .81 .82 .83 ... 4323 »
  1. micron-lpddr-sdram-lpddr_model

    2下载:
  2. modelsim,micron公司的ddr sdram仿真模型,verilog。-modelsim,micron,ddr sdram simulat module,verilog。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:39.76kb
    • 提供者:黄志沛
  1. ADPUARTPDPRAM

    2下载:
  2. ad7606采集信号数据存入双口ram再通过串口发送出去。- ad7606 collected signal data stored in the dual port ram and then sent through the serial port.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-18
    • 文件大小:6.59mb
    • 提供者:wangyang
  1. MSK

    2下载:
  2. FPGA中实现的MSK调制,带modelsim仿真。实际系统测试通过:载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页-MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. See Fan Changxin modulation blo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-19
    • 文件大小:1.65mb
    • 提供者:王佳兴
  1. BPSK

    2下载:
  2. FPGA实现BPSK调制,带Modelsim仿真,实际系统测试通过,载波信号,调制波信号频率可调-FPGA implementation BPSK modulation with Modelsim simulation, the actual system test, the carrier signal, modulated wave signal frequency adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1.04mb
    • 提供者:王佳兴
  1. tdc

    2下载:
  2. 线性伸展TDC的verilog,包含门级网表-TDC linear stretch of verilog, includes gate-level netlist
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.55kb
    • 提供者:lijinpeng
  1. simple

    2下载:
  2. 一个简单的8位处理器完整设计过程及verilog代码,适合初 学ic设计的人用,并含有我个人写的指令执行过程,仅供参 考-A simple 8-bit processor and the complete design process verilog code, suitable for beginners ic design for human use, and contains my personal writing instruction execution, for ref
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:80.38kb
    • 提供者:lijinpeng
  1. IMAGE_0424

    2下载:
  2. FPGA实现视频图像实时缩放功能 QUARTUS环境下测试成功-FPGA to achieve real-time video image zoom feature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.69mb
    • 提供者:陆逸俊
  1. Duoyewu1202

    2下载:
  2. 16路视音频光端机源代码,带开关量,RS485,E1等多业务光端机-16 Optical audio source code, with the switch, RS485, E1, etc. Optical Multiservice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.67mb
    • 提供者:周敏南
  1. biss_master_ad36_1217

    2下载:
  2. biss-c编码器读代码,测试好用,时钟要求40m -VHDL code about biss-c slave part.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.91kb
    • 提供者:kiker
  1. 2ASK

    2下载:
  2. 使用altera的FPGA实现2ASK的调制与解调,内含详细注释与完整工程-FPGA implementation using Altera modulation and demodulation of 2ASK, containing detailed notes and complete project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:57.16kb
    • 提供者:汪少锋
  1. elevator_controller

    2下载:
  2. 采用verilog写的四层电梯控制程序,有相应的图片,报告,容易理解-Elevator controller program of four floors use the Verilog, and it includes paper and picture,and it is very easy understand.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-03
    • 文件大小:1.22mb
    • 提供者:maogang
  1. SPDIF-interface-IP-core

    2下载:
  2. SPDIF数字音频接口的的程序,已写成通用IP核形式。-The program SPDIF digital audio interface has been written in the form of common IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:42.63kb
    • 提供者:瞿盛
« 1 2 ... .73 .74 .75 .76 .77 4278.79 .80 .81 .82 .83 ... 4323 »
搜珍网 www.dssz.com