CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .87 .88 .89 .90 .91 4292.93 .94 .95 .96 .97 ... 4323 »

  1. 数字信号处理的FPGA实现(第4版)源码

    2下载：
  2. 数字信号处理的FPGA实现(第4版)的配套源码，极具参考价值。(The source code of the realization of digital signal processing on FPGA (4th edition) is of great reference value.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-05-13
    • 文件大小：29.91mb
    • 提供者：firecat

  1. master_slave

    2下载：
  2. AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-05-17
    • 文件大小：11.9mb
    • 提供者：Zhongzi123

  1. PID_Verilog

    2下载：
  2. PID算法用verilog语言实现，实测可用，由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-29
    • 文件大小：1kb
    • 提供者：wrnd

  1. 哈夫曼编码器设计实验报告

    2下载：
  2. 要求对一段数据序列进行哈夫曼编码，使得平均码长最短，输出各元素编码和编码后的数据序列。 ①组成序列的元素是[0-9]这10个数字，每个数字其对应的4位二进制数表示。比如5对应0101，9对应1001。 ②输入数据序列的长度为256。 ③先输出每个元素的编码，然后输出数据序列对应的哈夫曼编码序列。(Design a 1MHz FIR low pass filter. Huffman coding is required for a section of data sequence to m

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-12-04
    • 文件大小：178kb
    • 提供者：羊羊驼

  1. rgb2ycbcr

    2下载：
  2. rgb to YCbCr converter

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-13
    • 文件大小：4.61mb
    • 提供者：Kevaen

  1. 北京邮电大学数电实验——打地鼠

    2下载：
  2. 用VHDL实现的打地鼠游戏，可用MAX2 EPM1270T144C5N等实现(Ground mouse game implemented by VHDL)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-12
    • 文件大小：128kb
    • 提供者：大牛12345

  1. LFM

    2下载：
  2. 该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-23
    • 文件大小：1kb
    • 提供者：阿华

  1. 华为经典FPGA设计全套入门技巧

    2下载：
  2. 华为FPGA设计全套资料，学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-24
    • 文件大小：8.15mb
    • 提供者：fanpan

  1. SDI_controller

    2下载：
  2. 项目:用到FPGA驱动GV7600输出SDI信号，输出分辨率1920*1080p，首先，了解GV7600芯片的特性功能，按照bt1120协议传输10位Y，Cb，Cr数据；其次，我的项目中用的是10位通道分时复用传输Y，Cb，Cr数据；配置引脚很重要，当初verilog代码写好了，因为硬件引脚配置错误，导致调试一直不通；同时，sof文件也要一直更新(Based on FPGA to design the drive controller of GV7600)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-13
    • 文件大小：2.48mb
    • 提供者：Davemissyou

  1. vhdl 伪随机序列发生器

    2下载：
  2. 设计一个伪随机序列发生器，采用的生成多项式为1+X3+X7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）

  3. 所属分类：VHDL编程

  1. DeSerTSW1250_V2_1_src

    2下载：
  2. TI TSW1250 FPGA code

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-11-10
    • 文件大小：8.01mb
    • 提供者：roc_verilog

  1. svtb_ahb_sram

    2下载：
  2. 一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-10
    • 文件大小：3.22mb
    • 提供者：fkmeng
« 1 2 ... .87 .88 .89 .90 .91 4292.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com