CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4323 »
  1. h264 Verilog

    3下载:
  2. h264 Verilog,用fpga实现基本档次功能。
  3. 所属分类:VHDL编程

  1. 基于vhdl的四路智能抢答器

    3下载:
  2. 基于vhdl语言的四路只能抢答器源代码程序
  3. 所属分类:VHDL编程

    • 发布日期:2011-06-04
    • 文件大小:5.37kb
    • 提供者:jiqimao
  1. FPGA 做的音频信号分析仪

    3下载:
  2. 使用 Xilinx 的 FPGA 做的音频信号分析仪,附详细说明及 VHDL 源程序.
  3. 所属分类:VHDL编程

    • 发布日期:2011-06-30
    • 文件大小:16.39mb
    • 提供者:xyz543
  1. Free ARM-7 Core (Verilog) 可跑 uClinux

    3下载:
  2. 一个 Free 的 ARM-7 Core,是使用 Verilog 编成,综合后占用资源小,可以执行 uClinux 等程序或系统,内附详细说明的 PDF 档及源码 Verilog 编程等.
  3. 所属分类:VHDL编程

    • 发布日期:2011-07-14
    • 文件大小:4.23mb
    • 提供者:xyz543
  1. 增量式光电编码器计数器 Verilog 程序

    3下载:
  2. 增量式光电编码器计数器 Verilog 的程序,附源 Verilog 的代码.
  3. 所属分类:VHDL编程

    • 发布日期:2011-07-21
    • 文件大小:1.09kb
    • 提供者:xyz543
  1. 简易电子琴

    3下载:
  2. 用verilog语言编写的8键简易电子琴,并下载到FPGA通过仿真
  3. 所属分类:VHDL编程

    • 发布日期:2011-11-12
    • 文件大小:207.5kb
    • 提供者:chayuli
  1. 树式除法型开方器VERILOG实现

    3下载:
  2. 树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算,Square root of the tree-type divider-type device to achieve VERILOG
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:636byte
    • 提供者:神气
  1. 用Verilog语言实现QPSK调制

    3下载:
  2. 用Verilog语言实现QPSK调制,QPSK是一种数字调制方式。它分为绝对相移和相对相移两种。 -Verilog language using QPSK modulation, QPSK is a digital modulation. It is divided into absolute and relative phase shift of the phase shift of two.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-06
    • 文件大小:799byte
    • 提供者:陈华
  1. 任意维矩阵求逆的verilog实现方式

    3下载:
  2. verilog 任意维矩阵求逆的verilog实现方式,Verilog arbitrary-dimensional matrix inversion methods to achieve the Verilog
  3. 所属分类:VHDL编程

    • 发布日期:2016-03-10
    • 文件大小:198.13kb
    • 提供者:付彦青
  1. CORDIC_ATAN.rar

    3下载:
  2. 使用verilog语言完成了基于cordic算法求反正切的计算,精度为8次迭代,Verilog language used to complete based on CORDIC algorithm for arctangent calculation, an accuracy of 8 iterations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.67kb
    • 提供者:小米
  1. s2p.rar

    3下载:
  2. 串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考,SERDES function, the use of language VERILOG, including the test documents to share with you, for your information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:741byte
    • 提供者:wangdali
  1. AteralIP.rar

    3下载:
  2. Altera IP核8B10B编码器的完整设计流程包括Altera IP的定制、仿真和实现的全过程,Altera IP core of the integrity of the 8B10B encoder design process, including the Altera IP customization, simulation and realization of the whole process of
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-30
    • 文件大小:385.54kb
    • 提供者:崔慧娟
« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4323 »
搜珍网 www.dssz.com