CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .65 .66 .67 .68 .69 4170.71 .72 .73 .74 .75 ... 4323 »

  1. vhdl1

    0下载：
  2. VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：165.57kb
    • 提供者：卢卢

  1. uart

    0下载：
  2. vhdl书写uart代码,经验证功能非常的全.

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：396.19kb
    • 提供者：zjc

  1. keyboard

    0下载：
  2. 矩阵键盘的vhdl编程,非常的实用,带有去抖动

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：291.46kb
    • 提供者：zjc

  1. usb2

    0下载：
  2. usb2.0的vhdl源码,具有详细的说明文档.

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：192.79kb
    • 提供者：zjc

  1. vhdlsource

    0下载：
  2. 用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：4.2kb
    • 提供者：刘念洲

  1. UART

    0下载：
  2. UART 串口程序，verilog语句，很好的实现了UART的通信功能！

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：178.54kb
    • 提供者：王和国

  1. even_odd

    0下载：
  2. VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.07kb
    • 提供者：蒋大为

  1. adder4

    0下载：
  2. verilog加法器,附加测试文件 可用modelsim 仿真实现

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：5.51kb
    • 提供者：luminous

  1. myproject

    0下载：
  2. 四位全加器，VHDL语言，max+plusII平台做的

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：55.18kb
    • 提供者：邱飞

  1. afifo

    0下载：
  2. 异步fifo的verilog程序，含有测试平台

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：2.75kb
    • 提供者：dq

  1. xia_yuwen_verilog_PPT

    0下载：
  2. 北航夏雨闻的Verilong课件，与夏雨闻写的Verilog数字系统设计教程配套

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：501.96kb
    • 提供者：xiaotian

  1. generic_fifos.tar

    0下载：
  2. Generic FIFO, writen in verilog hdl

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：12.48kb
    • 提供者：marco
« 1 2 ... .65 .66 .67 .68 .69 4170.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com