资源列表
snag
- 4人抢答器的VHDL源代码.当设计文件加载到目标器件后，按下核心板复位按键，表示开始抢答。然后，同时按下S1-S4，首先按下的键的键值被数码管显示出来，对应的LED灯被点亮。与此同时，其它按键失去抢答作用。-4 Responder of the VHDL source code
messageschedule
- Para calcular las palabras de cada ronda del algoritmo SHA
i2s_lcm_config
- A serial control Code for LCM Configuration.
Time_setting
- 时间设置 可以作为设计中的一个小模块进行使用 方便快捷-time setting
SPI_Send_DI
- 用Verlog语言实现的48位SPI数据发送，主频为2.5M（可在内部调解）-Use Verlog language to achieve the transmission of data with 48bits by SPI ,whose speed is 2.5M.
adder_4
- 三种设计模式的加法器，分别是行为及描述，串行模式，并行模式。希望对大家了解加法器有帮助-Adder three design models, and behavior were described, the serial mode, the parallel mode. I hope to help everyone understand adder
code
- 设计RS、JK、D、T 四种触发器，掌握异步复位置位的方法以及四种触发功能的实现方 法，掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger implementation function Quartu
mcs51
- 一个与51单片机通讯的简单程序，仿真已经通过！-A simple communication with the microcontroller 51 programs, simulation has been passed!
Dual_ram_verilog_CODE
- 写了FIFO中要用到的双口RAM的模块,FIFO中的RAM只用于读数据,输出数据,用写时针采集信号,读时针那一端不用读时针来采样.-Written to use the FIFO dual port RAM module, FIFO in the RAM is only used to read data, output data, the clock signal acquisition with write and read without reading that end of the h
fq_divider
- A simple program implements a frequency divider.
butterfly.rar
- 蝶形运算，可用于DCT变换，FFT变换的模块,Butterfly computation, can be used for DCT transform, FFT transform module
io
- io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code