资源列表
Chapter5
- Chapter5文件夹： （1）实验1：键盘扫描输入实验，完整的设计工程文件在JIANPAN文件夹下 （2）实验2：扫描数码显示器实验，完整的设计工程文件在SCANLED文件夹下 （3）实验3：点阵显示实验，完整的设计工程文件在DIANZHEN文件夹下 （4）实验4：交通灯控制实验，完整的设计工程文件在JTDKZHQ文件夹下 （5）实验5：数字钟实验，完整的设计工程文件在CLOCK文件夹下 （6）实验6：液晶显示实验，完整的设计工程文件在LCD文件夹下
sdtest
- 这个是一个verilog程序，可以用spi读取sd卡中的内容，存到fifo中(This project can read the data from SD card through SPI interface and store the data in FIFO.)
ask
- sopc 按键中断，从0到9变化，程序简介明了！欢迎大家下载分享！-Sopc key interrupt, from 0 to 9 change, program introduction and sweet! Welcome everyone to download share!
ppt
- 1、可编程逻辑器件，即应用EDA技术完成电子系统设计的载体； 2、硬件描述语言（VHDL 或者 Verilog）。它用来描述系统的结构和功 能，是EDA的主要表达手段； 3、配套的软件工具。它用来完成电子系统的智能化设计； 4、实验开发系统。在整个EDA设计电子系统的过程中，实验开发系统是实现可编程器件下载和验证的工具， -A programmable logic device, the application of EDA technology to complete th
CD1_TFT_SSD1963
- FPGA nios TFT ssd1963代码，可以用.-The FPGA nios TFT ssd1963 code, can be used.
Asy_slavefifo_rdwr(141027)
- FPGA 控制CY7C68013A芯片的收发程序，调试通过，最高速度18M-CY7C68013A chip transceiver FPGA control procedures, debugging through, the maximum speed of 18M
chipscope-pro-software-overview
- chipscope.......demo note
DDR2_test_Virtex5
- 针对于Virtex5 FPGA的DDR2读写测试的完整工程，2颗DDR2芯片的数据总线并接为32位，时钟200MHz-A full project for DDR2 test in Virtex5 FPGA board, with 32 bit data bus and 200MHz clock
sobel算法verilog实现
- 使用sobel算法完成了在FPGA平台上对图像的边缘化处理，并且可以将边缘处理的结果通过引脚输出，通过vga接口显示在电脑显示器上。
lpf
- 利用altera的IP核构建的并行数字滤波器，实现100kHZ低通，带外抑制40dB-Altera use IP cores constructed parallel digital filters achieve 100kHZ low pass, band rejection of 40dB
8051corelcd
- fpga上实现的51内核，带有LCD试验，顺利试验成功很好用。-on fpga implementation of 51 core with LCD test, successfully tested well with the smooth.