CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 61 62 63 64 65 6667 68 69 70 71 ... 4322 »
  1. crc

    1下载:
  2. 非常不错的CRC冗余纠错编码Verilog源码-非常不错的CRC编码Verilog源码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:618
    • 提供者:dsahd
  1. farrow

    0下载:
  2. 通信中常用的Farrow滤波器的Verilog实现-Communications of the Farrow filter used in the realization of the Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:618
    • 提供者: 王王
  1. alu

    0下载:
  2. alu for verilog it s simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:618
    • 提供者:JunKim
  1. ALU

    0下载:
  2. vhdl code for alu and detemines the basic components of alu unit in cpu system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:618
    • 提供者:basheer
  1. 1bitAdder

    0下载:
  2. vhdl code for multiplication of two sign digit and every other 2 s complement numbers and every number in nega binary form
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:618
    • 提供者:Morteza
  1. jitter_filter

    0下载:
  2. Verilog按键消抖程序,根据按键时间进行消抖-Verilog key debounce program, according to the key debounce time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:618
    • 提供者:liu changyou
  1. cnt10

    0下载:
  2. 基于altera开发板的10进制显示程序,用于初学者-Altera development board based on 10 hexadecimal display program for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:618
    • 提供者:FPGA
  1. fsk_two

    0下载:
  2. FSK是数字调制中最为常见的一种调制方式 Verilog 文件可以在FPGA上完成实现功能。-FSK is a digital modulation in the most common form of modulation can be done to achieve functional Verilog file on the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:618
    • 提供者:陆从乐
  1. mixer_tx

    0下载:
  2. Digital Mixer: 16-bit signed input with DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:618
    • 提供者:tranchi
  1. LCD_Driver

    0下载:
  2. A project in VHDL for LCD - Driver-A project in VHDL for LCD- Driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:619
    • 提供者:oleg
  1. sumador

    0下载:
  2. sumer vhdl code for FPGA of Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:619
    • 提供者:Lowis
  1. crc

    0下载:
  2. 用verilog实现串进并出的CRC算法-Achieved with verilog into and out of the CRC series algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:619
    • 提供者:santa
« 1 2 ... 61 62 63 64 65 6667 68 69 70 71 ... 4322 »
搜珍网 www.dssz.com