CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4322 »
  1. syncount

    0下载:
  2. synchronous counter in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:673
    • 提供者:Srikar Beechu
  1. dds

    0下载:
  2. 高精度高速正弦波生成,正弦波相位和正弦波频率可调。-make sin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:673
    • 提供者:sunhao
  1. PS2_Controller

    0下载:
  2. verilog hdl 实现的PS2控制模块-verilog hdl PS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:673
    • 提供者:dk1st
  1. mimasuo

    0下载:
  2. 一道作业题目,串行密码锁的设计与实现,希望对大家有帮助-A job title, serial lock design and implementation, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:672
    • 提供者:dsfdsf
  1. snake

    0下载:
  2. 在数码管上跑的贪吃蛇Verilog 程序-In the digital Verilog programs run on Snake
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:672
    • 提供者:绿竹小子
  1. uart

    0下载:
  2. 用单片机控制tc35的初始源代码 c格式文件-SCM tc35 with the initial source code c format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:672
    • 提供者:汤祖
  1. ffteight

    0下载:
  2. fft eight point in ccs
  3. 所属分类:VHDL-FPGA-Verilog

  1. RTL

    0下载:
  2. FPGA复位总控制,在工程中用于复位的关键程序-RST_N control based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:672
    • 提供者:hizhu
  1. intf_wrapper

    0下载:
  2. This a vhdl code for router code for testing write and read transfers code-This is a vhdl code for router code for testing write and read transfers code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:672
    • 提供者:usha
  1. KEYS

    0下载:
  2. 在ISE环境下按键子程序完成多个独立按键的控制-The ISE environment keys subroutines multiple independent control keys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:672
    • 提供者:邹俊
  1. traffic

    0下载:
  2. verilog编写的十字路口交通灯控制程序,每个方向四盏灯,红黄绿和左拐-verilog prepared crossroads traffic lights control procedures in each direction, four lights, red yellow and green and turn left
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:672
    • 提供者:lnn
  1. divide

    1下载:
  2. 用veriog实现的任意位数的除法,在modelism中验证过了已经。-Implementation division with verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:672
    • 提供者:yangyang
« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4322 »
搜珍网 www.dssz.com