CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 4225.26 .27 .28 .29 .30 ... 4323 »
  1. cordic-magnitude

    0下载:
  2. verilog code for magnitude cordic algrithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:672byte
    • 提供者:meysam
  1. lcd

    0下载:
  2. 128*64点阵液晶显示控制器时钟模块,quartus II 运行-128* 64 dot matrix LCD controller clock module, quartus II run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:672byte
    • 提供者:leisixinyang
  1. DeRandomizer

    0下载:
  2. derandomizer for wimax ok -derandomizer for wimax ok
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:672byte
    • 提供者:beshoy
  1. mimasuo

    0下载:
  2. 一道作业题目,串行密码锁的设计与实现,希望对大家有帮助-A job title, serial lock design and implementation, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:672byte
    • 提供者:dsfdsf
  1. snake

    0下载:
  2. 在数码管上跑的贪吃蛇Verilog 程序-In the digital Verilog programs run on Snake
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:672byte
    • 提供者:绿竹小子
  1. uart

    0下载:
  2. 用单片机控制tc35的初始源代码 c格式文件-SCM tc35 with the initial source code c format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:672byte
    • 提供者:汤祖
  1. ffteight

    0下载:
  2. fft eight point in ccs
  3. 所属分类:VHDL-FPGA-Verilog

  1. stp

    0下载:
  2. serial to parallel converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:671byte
    • 提供者:dodia
  1. counter

    0下载:
  2. johnsoncounter,describe how to implement a johnsoncounter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:671byte
    • 提供者:liudm0
  1. InstMemory

    0下载:
  2. instruction memory code in verilog for pipeline processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:671byte
    • 提供者:kallu
  1. DAC0832

    0下载:
  2. 数字量到模拟量的转化,已调试过,尽可下载-it can be used to transform digital to analog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:671byte
    • 提供者:何勇
  1. TxSysRTL

    0下载:
  2. 寄存器传输级(RTL)例子,用于了解寄存器在Verilog-HDL语言的基本应用-Register transmission level (RTL) example, used to understand the register in the Verilog-HDL basic language application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:671byte
    • 提供者:zk
« 1 2 ... .20 .21 .22 .23 .24 4225.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com