CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 236.37 .38 .39 .40 .41 ... 4323 »
  1. FPGA-spi

    0下载:
  2. 用于fpga的spi通信,stm32与FPGA之间需要进行spi通信,文件包含接收,发送,以及top层(Spi communication for fpga)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1kb
    • 提供者:岸边树
  1. sin

    0下载:
  2. 能够实现正弦波的输出以及通过频率控制字与相位控制字控制正弦波的相位与频率。(The output of the sine wave can be realized and the phase and frequency of the sine wave can be controlled by two control words.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:3kb
    • 提供者:BCQC
  1. 4670.TLK1221

    0下载:
  2. tlk1221的芯片资料,主要是有tlk1221芯片的电路应用实例。(Tlk1221 chip information, mainly tlk1221 chip circuit applications.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:496kb
    • 提供者:mmmmm梅
  1. 公交报站

    0下载:
  2. 简单的公交报站程序,使用verilog HDL语言编写(Simple bus stop program, the use of Verilog HDL language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:109kb
    • 提供者:bearlily1314
  1. mips

    0下载:
  2. mips verilog进行编写cpu,其中包括了若干的基本指令(use the verilog language to programme the CPU)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:4kb
    • 提供者:光亮
  1. 8位数字显示的简易频率计

    1下载:
  2. (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the ci
  3. 所属分类:VHDL/FPGA/Verilog

  1. mdio

    0下载:
  2. mdio的读写操作实例代码,实例代码为操作phy芯片的流程(the code of mdio,including reading and writing the code of mdio)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1kb
    • 提供者:bijuan
  1. test_ADDA_sin

    0下载:
  2. 正弦信号发生器,ADDA转换,单片机编程,(Sinusoidal signal generator, ADDA conversion, microcontroller programming)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3.75mb
    • 提供者:林代码
  1. a2Aula6

    0下载:
  2. classe exerciceses of vhdl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:20kb
    • 提供者:diegorezek
  1. CorrecaoProva2

    0下载:
  2. correction of test vhdl on ise
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:669kb
    • 提供者:diegorezek
  1. TrabPrat_70889

    0下载:
  2. exemplo codigo vhdl no ise
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:864kb
    • 提供者:diegorezek
  1. a1Aula6

    0下载:
  2. aula de projeto de sistemas digitais
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:683kb
    • 提供者:diegorezek
« 1 2 ... .31 .32 .33 .34 .35 236.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com