CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 56 57 58 59 60 6162 63 64 65 66 ... 4323 »

  1. 扰码器Verilog

    0下载：
  2. 实现扰码的功能，主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)

  3. 所属分类：VHDL/FPGA/Verilog

  1. can_v3_2

    0下载：
  2. XILINX 的IP核CAN V3.2的VHDL程序(XILINX's IP core: CAN_V3.2-VHDL)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-01
    • 文件大小：44kb
    • 提供者：sczzcxl

  1. xst_vlog_bl2cl25

    0下载：
  2. DDR 原厂IP核开源代码控制器vrilogHDL代码(xilinx ddr control xst)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：215kb
    • 提供者：happy2050

  1. NetFPGA-1G-CML

    0下载：
  2. 利用netFPGA板卡实现基本的功能：网卡、路由器等(The basic functions of netFPGA card are as follows: NIC, router, etc.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：87.11mb
    • 提供者：蓦然逐年

  1. mac_cache_table

    0下载：
  2. 实现IP地址和mac地址存储，以及由已知IP地址查询到对应的mac地址(The storage of IP address and MAC address is realized, and the corresponding MAC address is querying from the known IP address.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：1kb
    • 提供者：潇潇谷雨

  1. STM32迪文串口屏

    1下载：
  2. 迪文屏串口程序，自己写，可以移植,用于STM32F1xx系列ARM,可以方便移植使用。 (DWIN DGUS programm used to STM32F1xx.)((DWIN DGUS programm used to STM32F1xx.))

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：3.17mb
    • 提供者：小伟哥！

  1. 77433614C51_RAM

    0下载：
  2. 基于51单片机的DRAM使用，对于理解DRAM很好(The use of DRAM based on the 51 microcontroller is very good for understanding DRAM.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：269kb
    • 提供者：ggnn

  1. 97288427Dual-RAM

    0下载：
  2. 双口RAM的具体应用，适合工程开发的入门者(Application of dual port RAM, suitable for beginners of project development)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：560kb
    • 提供者：ggnn

  1. FPGA-Projects-master

    0下载：
  2. FPGA BASYS3 PROJECTS

  3. 所属分类：VHDL/FPGA/Verilog

  1. 13_smg_interface_demo

    0下载：
  2. 计时器，并使用数码管来显示。计数程序产生一个６位的十进制的计数器，个位的计数为 100ms, 个位计到９进位，所以十位的计数为１s, 百位为 10s, 依次类推(A timer, and a digital tube to display.The counting program produces a 6 bit decimal counter, the number of bits is 100ms, the bit is 9, so the count of the ten bits is

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：430kb
    • 提供者：峰123456

  1. CPLD文件

    0下载：
  2. USB_BLASTER的CPLD文件，已编译好，直接烧录即可(USB Blaster for the Altera Corporation)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：1kb
    • 提供者：HUAKEEN

  1. 07_uart_test

    0下载：
  2. 黑金FPGA开发板实现串口Uart通信的verilog代码(Serial Uart communication)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：381kb
    • 提供者：啊啊啊阿波
« 1 2 ... 56 57 58 59 60 6162 63 64 65 66 ... 4323 »
搜珍网 www.dssz.com