CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 58 59 60 61 62 6364 65 66 67 68 ... 4322 »
  1. LED_test

    0下载:
  2. Altera Cyclne IV example for Quartus
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:3096576
    • 提供者:TreyWilliams
  1. KEY3_TEST

    0下载:
  2. Atera Cyclone IV examples for quartus
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:78848
    • 提供者:TreyWilliams
  1. KEY2_TEST

    0下载:
  2. Altera firmware examples for Cyclone IV
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:2948096
    • 提供者:TreyWilliams
  1. Description

    0下载:
  2. Altera software examples Cyclone IV
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:3096576
    • 提供者:TreyWilliams
  1. JTD SJ

    0下载:
  2. 运用16位单片机所学的,LCD模块,小灯模块,定时器模块,串口通信模块。设计一个交通灯。(Using 16 bit MCU, LCD module, small lamp module, timer module, serial communication module. Design a traffic light.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:424960
    • 提供者:穆徽月依
  1. BMD_design_gen2_x4_Chipscope

    0下载:
  2. 此文件是Xilinx公司的PCIE演示文档,可验证实现PCIE的基本功能(This file is Xilinx's PCIE demonstration document that validates the basic functions of the implementation of PCIE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:9355264
    • 提供者:chunjingshui
  1. F429编码器例程

    0下载:
  2. 使用正点原子的F429核心板进行开发的编码器的准确输出。(The accurate output of the encoder is developed using the F429 core plate of the positive atom.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:10488832
    • 提供者:西海的鱼
  1. SDRAM

    0下载:
  2. SDRAM编程代码,FPGA 的设计代码。(SDRAM programming code, FPGA design code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:9737216
    • 提供者:FPGA110
  1. try4

    0下载:
  2. 利用mif文件生成ROM/RAM,并附带例化程序和测试文件(Using MIF files to generate ROM/RAM with example programs and test files)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:3265536
    • 提供者:imdouniwan
  1. DDS30k

    0下载:
  2. 在quartus开发平台基于直接数字频率合成技术利用Verilog语言实现正弦信号和三角波信号发生(Verilog was used to generate sine and triangle wave signals based on direct digital frequency synthesis in quartus development platform.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:6219776
    • 提供者:gmj3841168
  1. oc8051

    0下载:
  2. oc8051源码 verilog形式 已在FPGA验证(Source code of oc8051)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:666624
    • 提供者:Abulei
  1. seg_1

    0下载:
  2. 计时模块,数码管显示,格式:时,分,秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:5869568
    • 提供者:1Q84
« 1 2 ... 58 59 60 61 62 6364 65 66 67 68 ... 4322 »
搜珍网 www.dssz.com