CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 73 74 75 76 77 7879 80 81 82 83 ... 4323 »
  1. DATA_Interleaver

    0下载:
  2. 这是交织的实现源码 可用于具体的工程实践(This is the interwoven implementation source code that can be used in specific engineering practices)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:3.03mb
    • 提供者:名地方
  1. Xilinx_FPGA_FFT_应用笔记

    0下载:
  2. Xilinx公司的FPGA_FFT_应用笔记,详细通俗的讲解了fft算法(Xilinx's FPGA_FFT_ application notes, in detail, explain the FFT algorithm.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:1.34mb
    • 提供者:名地方
  1. 以太网控制器Verilog源码(含有MAC,MII接口)

    1下载:
  2. 使用verilog语言完成MAC层代码的编写(Using the Verilog language to write the code of the MAC layer)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:106kb
    • 提供者:smil_2018
  1. dayashankar_nair_verilog_1.3.tar

    0下载:
  2. verilog assignments one
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:28kb
    • 提供者:daya9000
  1. dayashankar_nair_verilog_2.2.tar

    0下载:
  2. finite state machine
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:24kb
    • 提供者:daya9000
  1. dayashankar_nair_verilog_2.1.tar

    0下载:
  2. finitie strate machine
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:23kb
    • 提供者:daya9000
  1. subtraction floating point

    0下载:
  2. subtract two number floating point (32 bit)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:354kb
    • 提供者:truong tho
  1. x264

    0下载:
  2. hwaccel = get_hwaccel
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:16kb
    • 提供者:中国大
  1. piccolo_verilog

    0下载:
  2. 采用verilog设计的一个piccolo密码算法的硬件实现(Hardware implementation of a piccolo cryptographic algorithm designed by Verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:4kb
    • 提供者:longfor
  1. uart_design

    0下载:
  2. UART设计的VERILOG代码,具有FIFO功能,能实现CPU与外设之间的数据与指令通信(The VERILOG code designed by UART, which has the function of FIFO, can realize the communication between the data and the instruction between the CPU and the peripherals)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:535kb
    • 提供者:沐羽1996
  1. DDS -changed

    0下载:
  2. DDS技术实现波形产生代码,可以编译下载学习使用!(DDS generate diagram program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:4.76mb
    • 提供者:shilj
  1. traffic_light

    0下载:
  2. 使用Verilog编写交通灯控制代码,能够直接进行运行仿真。(Using Verilog to write traffic light control code, can run the simulation directly.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:12kb
    • 提供者:王家小丫头
« 1 2 ... 73 74 75 76 77 7879 80 81 82 83 ... 4323 »
搜珍网 www.dssz.com