搜索资源列表
发一个基于ModelSim仿真的Verilog源代码包
- 发一个基于ModelSim仿真的Verilog源代码包-made a ModelSim simulation based on the Verilog source code
Modelsim使用指南
- modelsim的使用指南，帮助大家了解仿真。
ModelSim
- MODELSIM软件使用方法 绝对可以看了就弄懂的-MODELSIM software can use to understand the reading
ASGN-1-2a3.tar
- VHDL MODELSIM FUNCTIONAL SIMULATION AND SYNTHSIS USING SYNOPSYS DESIGN COMPILER
SDRAM-Modelsim
- SDRAM读写控制的实现与Modelsim仿真-SDRAM read and write control to achieve with Modelsim Simulation
modelsim_test
- 一个简明的modelsim测试代码,注释很全.适合初学者对测试脚本的学习和了解用-A concise modelsim test code, comments, very full. Suitable for beginners to learn and understand the test scr ipt
MCP3202ADC
- VerilogHDL做的关于模数转换芯片MCP3202时序源代码，及其ModelSim仿真文件-VerilogHDL do the analog-to-digital conversion chip MCP3202 timing source code, its ModelSim simulation files
lab1
- 初步掌握ModelSim的使用方法,了解TestBench的编写,Verilog HDL的层次设计方法/参数设置、参数传递方法.-Preliminary master the use of ModelSim understand TestBench preparation, Verilog HDL level design methods/parameters, parameter passing methods.
project3
- 基于modelsim的单周期cpu图形模拟，可以运行-single-period cpu simulation
glbl
- FPGA 仿真中经常用到的环境参数设置参考-FPGA modelsim global file
FIFO1
- 给出一个位宽16比特，深度为10的异步FIFO的设计，并要求给出空或满的指示信号。要求用Verilog HDL语言设计，并编写测试激励，以及用Modelsim进行功能仿真，验证设计正确性。10个16位的数据 (FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它指的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等。FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以