资源列表
crc16_ccitt
- crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
Barker
- 实现基于逐码移位法的7位巴克码集中插入式搜索算法。
A8255
- 8255的vhdl代码，在Quartus II环境下开发的。
mimasuo
- 用VHDL编写的数字密码锁,很实用，喜欢请下载
CPU16
- 用VHDL语言开发的一个16位的具有5级流水线的CPU设计
jian2
- 1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。
digitalclock
- 这是一个数字钟的VHDL实现.采用八段数码管显示！ --可调闹铃，可校时。
MAXplus
- MAXplusⅡ入门与提高.rar 一本很经典的入门书 我们老师推荐的
tft_cntlr_ref_v1_00_c
- TFT LCD 控制器的VERILOG 源代码程序,已在某项目上成功应用.
fpga
- fpga很有价值的27实例，包括步进电机定位控制系统VHDL程序与仿真、ASK调制与解调VHDL程序及仿真、TLC7524接口电路程序等非常实用。
jpeg
- JPEG标准下图象压缩的VHDL实现工程，包含文档，原代码及测试代码
16位快速乘法器
- VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier