资源列表
CPU16
- 用VHDL语言开发的一个16位的具有5级流水线的CPU设计
jian2
- 1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。
digitalclock
- 这是一个数字钟的VHDL实现.采用八段数码管显示！ --可调闹铃，可校时。
MAXplus
- MAXplusⅡ入门与提高.rar 一本很经典的入门书 我们老师推荐的
tft_cntlr_ref_v1_00_c
- TFT LCD 控制器的VERILOG 源代码程序,已在某项目上成功应用.
fpga
- fpga很有价值的27实例，包括步进电机定位控制系统VHDL程序与仿真、ASK调制与解调VHDL程序及仿真、TLC7524接口电路程序等非常实用。
jpeg
- JPEG标准下图象压缩的VHDL实现工程，包含文档，原代码及测试代码
16位快速乘法器
- VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
top
- 脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
brentkung_adder
- Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
bustaillight
- 这个是用multisim编写的一个汽车尾灯装置，与网上的尾灯实现功能不一样。是按照111，011，001，000循环控制的设置。
bcd2
- 二位BCD码加法器 加数与被加数都是2进制。输出和为10进制。 结果显示在LED上。