资源列表
top
- 脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
brentkung_adder
- Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
bustaillight
- 这个是用multisim编写的一个汽车尾灯装置，与网上的尾灯实现功能不一样。是按照111，011，001，000循环控制的设置。
bcd2
- 二位BCD码加法器 加数与被加数都是2进制。输出和为10进制。 结果显示在LED上。
xor_mul
- 使用列表法，VHDL语言实现的基于多项式基的有限域乘法器，用于AES算法等对有限域乘法有要求的算法
syn_frame
- 帧同步Verilog HDL源程序 实现接收机的同步功能
dt-VHDL
- 电梯控制器的功能 本电梯控制器分为主控制器和分控制器。主控制器是电梯内部的控制器，每个楼层有一个分控制器。主控制器的功能： （1）完成16个楼层多用户的载客服务控制。 （2）电梯运行时显示电梯的运行方向和所在的楼层。 （3）当电梯到达选择的楼层时，电梯自动开门。 （4）具有提前关电梯门和延时关电梯门的功能。 （5）响应分控制器的有效请求，如果到达有请求的楼层，电梯自动开门。 分控制器的功能： （1）显示电梯的运行状态和所在的楼层。
diantikongzhimonichengxu
- 一个电梯控制模拟程序 做得很好 有很形象的动画展示
LCAS
- 链路铜梁调整机制的实现方案，该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT，在未来的传送网通信中应用广泛
UP3_RTC_CLOCK
- 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.
AES_RTL
- 使用Verilog HDL 實現AES硬體加解密
QPSK
- 用VHDL语言实现QPSK调制功能和解调功能,