CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 4142.43 .44 .45 .46 .47 ... 4322 »
  1. Zircon_Digital

    0下载:
  2. 多选一多路器,三人表决器,触发器,RS寄存器(Choose a road, three people vote, trigger, RS register)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:26851328
    • 提供者:何名一
  1. uart

    0下载:
  2. VHDL实现串口转换的代码,串行通信的发送器有五个状态:--1.X_IDLE(空闲)状态 : 当UART被复位后,状态机将立刻进入这一状态,在这个状态下, -- 状态机一直等待发送命令XMIT_CMD,当接收到发送命令后,状态机进入X_START状态,准备发送起始位信号 --2.X_START状态 : 在这个状态下,UART发送一个位时间宽度的逻辑'0',信号至TXD,即 -- 起始位,紧接着状态机进入X_SHIFT状态,发一位数据 --3.X_WAIT状态 : 当状态机处于这一个状态时
  3. 所属分类:VHDL/FPGA/Verilog

  1. 数字系统课程设计

    0下载:
  2. Metro tickets system. Simulating the tickets sales system of metros.(Codes in doc. Simulating the tickets sales system of metros. With ISE, in VHDL.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:5299200
    • 提供者:KevinZZ
  1. cpu

    0下载:
  2. Simulating the work of cpu.(Simulating the work theory of cpu. By VHDL in ISE.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:4308992
    • 提供者:KevinZZ
  1. Metro_Tickets_System

    0下载:
  2. Simulating the tickets selling system of metros.(Simulating the tickets selling systems of metros. In VHDL, with ISE.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:25600
    • 提供者:KevinZZ
  1. My_POC

    0下载:
  2. Simulating the functions of POC.(Simulating the functions of POC. In VHDL, with ISE.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:568320
    • 提供者:KevinZZ
  1. dianzhen

    0下载:
  2. 课程设计:FPGA驱动16*16点阵实现图片显示及贪吃蛇游戏,含点阵PCB。(Curriculum design: FPGA driver, 16*16 dot matrix, picture display and Snake games, including dot matrix PCB.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:12738560
    • 提供者:社会杰
  1. 基于FPGA的自动售货机毕业设计

    0下载:
  2. 基于FPGA的自动售货机,采用quartus 2 编写,方便可用(Vending machine based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:208896
    • 提供者:福猪公爵
  1. lan_v75

    0下载:
  2. Various resource allocation algorithm, Example tracking mean cheap, Mainly for data analysis and statistics.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:8192
    • 提供者:历星华
  1. sc504

    0下载:
  2. Chaos indicator for Lyapunov index calculation, There ULA CRB curve, Modeling and simulation pwm rectifie.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:8192
    • 提供者:gouneinaonan
  1. ym264

    0下载:
  2. Part of the license plate recognition locator feature, Three-phase photovoltaic inverter and network simulation, In matlab R2009b debugging through.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:8192
    • 提供者:lunnanghiupei
  1. qiufouying

    0下载:
  2. Various resource allocation algorithm, Code, there are very complete notes and explanations The Chinese have a comment, understand it.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:8192
    • 提供者:lunnanghiupei
« 1 2 ... .37 .38 .39 .40 .41 4142.43 .44 .45 .46 .47 ... 4322 »
搜珍网 www.dssz.com