CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 4289.90 .91 .92 .93 .94 ... 4323 »
  1. HDB3Decoder

    0下载:
  2. 这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化-This is a decoder of the HDB3, HDB3 bipolar from high-low-level code to the conversion of binary sequences
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:569byte
    • 提供者:石云
  1. fast_divider

    0下载:
  2. 快速除法器,采用循环移位相减算法。 已经通过仿真。-Quick divider using cyclic shift subtraction algorithm. Simulation has been passed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:569byte
    • 提供者:neimty
  1. VHDLpaomadeng

    0下载:
  2. 通过VHDL语言来实现类似跑马灯的控制,通过高电平的转移来实现灯光的转移,利用QuartusII开发平台-Through the VHDL language to achieve similar Marquee control, transfer through the high level to achieve the transfer of light, using QuartusII development platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:569byte
    • 提供者:常云飞
  1. 3-1

    0下载:
  2. 自动卖报机,5分一份,有1,2,5分类型的硬币。verilog状态机
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:568byte
    • 提供者:冯杰
  1. encode

    0下载:
  2. 8位优先编码器。 8位优先编码器。-8-bit priority encoder. 8-bit priority encoder. 8-bit priority encoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:568byte
    • 提供者:
  1. Register8bits

    0下载:
  2. Register 8 bits VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:568byte
    • 提供者:Avatar
  1. array_mult

    0下载:
  2. array multiplier in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:568byte
    • 提供者:muthu
  1. paixu

    0下载:
  2. 用冒泡法对16个数据进行排序,并将结果存于固定地址。跑马灯,及循环点亮程序-With the method of bubbling 16 data to sort and will result in fixed deposit address. Scrolling, and circulation of light up the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:568byte
    • 提供者:赖晓云
  1. verilog_ad7671

    1下载:
  2. 基于FPGA的AD7671控制代码,是基于verilog语言的,很实用,希望对大家有所帮助-AD7671 FPGA-based control code is based on verilog language, it is practical, we hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:568byte
    • 提供者:xuxiumin
  1. ZZ

    0下载:
  2. 基于VHDL硬件描述语言,对CPSK调制的信号进行解调-cpsk feichanghaoyong nizijimanmankan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:568byte
    • 提供者:王立志
  1. binbcd8

    0下载:
  2. Binary to BCD conversion in VHDL for implementation in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:SUPIN
  1. BCDto7Segment

    0下载:
  2. vhdl bcd to seven segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:prasepvianto
« 1 2 ... .84 .85 .86 .87 .88 4289.90 .91 .92 .93 .94 ... 4323 »
搜珍网 www.dssz.com