CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 88 89 90 91 92 9394 95 96 97 98 ... 4322 »

  1. Altera+OpenCL

    1下载：
  2. Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-04-02
    • 文件大小：467968
    • 提供者：CrazyICer

  1. Verilog俄罗斯方块

    1下载：
  2. 本设计是verilog设计的俄罗斯方块，含有所有的源代码。(This design is Verilog designed Tetris, which contains all the source code.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-11-07
    • 文件大小：8824832
    • 提供者：未来科技

  1. lcd_test

    1下载：
  2. FPGA LCD 显示例程,在AN430的LCD模块上配备一个4.3英寸的天马 TFT-LCD模块(TM043NBH02),显示像 素为480 X 272,包含 LED 背光单元,采用真彩色24位的并行RGB接口和开发板连接(FPGA LCD display routines, equipped with a 4.3 inch AN430 module (TM043NBH02) on the LCD module of the TFT-LCD, displaying images.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-30
    • 文件大小：802816
    • 提供者：ccclq

  1. eetop.cn_ISCAS89(verilog)

    1下载：
  2. ISCAS89测试基准电路，verilog编写，可用于测试向量的生成(iscas89 benchmark, written in verilog language, can be used to generate test pattern)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-01-23
    • 文件大小：1034240
    • 提供者：昵称110

  1. Verilog HDL 简明教程

    1下载：
  2. Verilog HDL是一种硬件描述语言，本书是Verilog HDL的入门教程

  3. 所属分类：VHDL编程

    • 发布日期：2018-08-16
    • 文件大小：4863809
    • 提供者：AT89C52_hmj

  1. bingchuanzhuanhuan

    1下载：
  2. 基于Xilinx FPGA ，串并转换模块

  3. 所属分类：VHDL编程

  1. TwoOderPll

    1下载：
  2. 1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理 2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果 3、参考资料为杜勇老师的《锁相环技术原理及其FPGA实现》(1. The data include a brief descr iption of the second-order loop design. The MATLAB program and the MATLAB program sim

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-05
    • 文件大小：32550912
    • 提供者：三百钱

  1. xapp1247-multiboot-spi

    1下载：
  2. fpga的multiboot ref desgin(fpga multiboot ref desgin)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-10
    • 文件大小：3428352
    • 提供者：wangzw

  1. 基于VHDL实现单精度浮点数的加-减法运算

    1下载：
  2. vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-07
    • 文件大小：669696
    • 提供者：angryzookey

  1. frenq2

    1下载：
  2. 数字硬件频率计 带有频率测量和占空比测量功能(Digital hardware frequency meter Frequency measurement and duty ratio measurement function)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-12-10
    • 文件大小：564224
    • 提供者：NarcissusYe

  1. puvm.tar

    1下载：
  2. UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-03-02
    • 文件大小：281600
    • 提供者：芯上人

  1. Verilog的135个经典设计实例

    1下载：
  2. Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例

  3. 所属分类：VHDL/FPGA/Verilog

« 1 2 ... 88 89 90 91 92 9394 95 96 97 98 ... 4322 »
搜珍网 www.dssz.com