CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 91 92 93 94 95 9697 98 99 100 .01 ... 4323 »

  1. Signal

    1下载：
  2. 基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)

  3. 所属分类：VHDL/FPGA/Verilog

  1. 桥梁模拟

    1下载：
  2. 桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟

  3. 所属分类：VHDL编程

  1. ov5640

    1下载：
  2. OV5640的VGA显示程序，Verilog语言(OV5640's VGA display program, Verilog language)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-02
    • 文件大小：12kb
    • 提供者：vict0r

  1. FPGA实现贪吃蛇游戏用VGA显示

    1下载：
  2. FPGA实现贪吃蛇游戏用VGA显示游戏，quartesII实现源代码，整个工程文件直接运行

  3. 所属分类：VHDL编程

    • 发布日期：2018-05-17
    • 文件大小：1.2mb
    • 提供者：lunaticlili

  1. ds1wm FPGA代码

    1下载：
  2. ds1wm的FPGA代码，包括VHDL和Verilog，带验证

  3. 所属分类：VHDL编程

  1. uart

    1下载：
  2. 实现串口的收发，可以稳定的运行，经过测试，可以完全应用于项目中。(The implementation of the serial port and transceiver, can run stable)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-05-07
    • 文件大小：7kb
    • 提供者：小网忒小

  1. OV7670 的SCCB (I2C)波形记录

    1下载：
  2. i2c(I2C)波形记录详解，帮助理解i2c时序，OV7670 的SCCB (I2C)波形记录.pdf(OV7670 SCCB (I2C).pdf)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-09-25
    • 文件大小：276kb
    • 提供者：真萧瑟

  1. 实验九 计算机核心（CPU+RAM）的设计与实现

    1下载：
  2. 计算机组成原理的CPU实验，基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-07
    • 文件大小：3.21mb
    • 提供者：丁丫头

  1. mux16

    1下载：
  2. 基于quartus的FPGA乘法器Verilog程序(FPGA multiplier program based on quartus)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-07
    • 文件大小：2kb
    • 提供者：艾尼more

  1. ad9833

    1下载：
  2. AD9833的FPGA驱动程序，一种编写思路，简单易懂，适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-04-02
    • 文件大小：5.71mb
    • 提供者：halftop

  1. rs232

    1下载：
  2. 使用VHDL语言在vivado平台上编的串口通信的完整工程，并能用EGO1开发板成功验证(The complete project of serial communication is compiled on the vivado platform using VHDL language, and it can be successfully verified with the EGO1 development board.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-02-04
    • 文件大小：681kb
    • 提供者：vmansus

  1. 32位前缀加法器

    1下载：
  2. verilog编写的32位前缀加法器，将后缀txt改为v即可使用，速度比一般的行波进位加法器和超前进位加法器更快

  3. 所属分类：VHDL编程

« 1 2 ... 91 92 93 94 95 9697 98 99 100 .01 ... 4323 »
搜珍网 www.dssz.com