CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 93 94 95 96 97 9899 100 .01 .02 .03 ... 4322 »

  1. fpga-b210-verilog

    1下载：
  2. usrp系统，B210产品的FPGA源码，还是比较有价值的。(The USRP system, the FPGA source of the B210 product, is still more valuable.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-29
    • 文件大小：32980992
    • 提供者：ljafjaie

  1. CAR_LI2

    1下载：
  2. DE1-SOC实验开发板和Verilog HDL语言的交互式程序作品，选择避障小车作为课程设计题目，并根据选题制定了如下设计需求： 1.能实现基本的避障小车功能，即躲避障碍，变速，计分，计时显示游戏开始、进行和结束画面； 2.能实现人机交互功能，玩家可通过外接键盘或DE1-SOC开发板自带按键和开关操作小车转向； 3.能通过VGA在显示屏中显示，并且能达到5Hz的刷新频率； 4.能实现自定义小车和障碍物皮肤的功能；(DE1-SOC experiment development board

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-03-24
    • 文件大小：21147648
    • 提供者：Sven111

  1. 异步FIFO

    1下载：
  2. 自己编写的同步和异步FIFO的verilog代码，验证过，有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-29
    • 文件大小：2048
    • 提供者：大黄黄黄

  1. Single_cpu

    1下载：
  2. 单周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-19
    • 文件大小：786432
    • 提供者：Alva007

  1. shuzhizhong (1)

    1下载：
  2. 数字时钟的FPGA设计，对学习FPGA有很大的帮助，希望大家能采纳(FPGA design of digital clock has great help for learning FPGA. I hope everyone can adopt it.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-18
    • 文件大小：177152
    • 提供者：小艾525

  1. Vivado_2037

    1下载：
  2. vivado 2015.4 lisence

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：2048
    • 提供者：ji100

  1. lmf

    1下载：
  2. 在ISE下，FPGA产生线性调频信号，并且产生信号的参数可调(In ISE, the FPGA generates a linear frequency modulation signal, and the parameters of the signal are adjustable.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. STM32迪文串口屏

    1下载：
  2. 迪文屏串口程序，自己写，可以移植,用于STM32F1xx系列ARM,可以方便移植使用。 (DWIN DGUS programm used to STM32F1xx.)((DWIN DGUS programm used to STM32F1xx.))

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-30
    • 文件大小：3328000
    • 提供者：小伟哥！

  1. src

    1下载：
  2. 基于AXI 总线的可配置脉冲计数器，可以配置计算脉冲的个数。(The configurable pulse counter based on AXI bus can be configured to calculate the number of pulses)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-01
    • 文件大小：40960
    • 提供者：ICwxforever

  1. zcu102_exp_1

    1下载：
  2. 给予Xilinx系列zcu102开发板，完成了一个基本的project，实现了PS 端对PL 端的控制，并在PL端自己生成IP，是初学者很好的学习模板。(Xilinx series zcu102 development board, completed a basic project, the PS end to the PL control, and the PL end of the generation of IP, is a good learning template for begi

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-02
    • 文件大小：27393024
    • 提供者：ICwxforever

  1. try

    1下载：
  2. 利用xilinx公司开发的vivado平台中的IP核-加法器，实现加法(The addition of IP core adder to the vivado platform developed by Xilinx is applied.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-01
    • 文件大小：1993728
    • 提供者：薇

  1. crc32

    1下载：
  2. crc32的实现，循环冗余校验的32bit校验结果。(The implementation of CRC32 is the result of 32bit check of cyclic redundancy check.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-01
    • 文件大小：1024
    • 提供者：大圣啊哈哈
« 1 2 ... 93 94 95 96 97 9899 100 .01 .02 .03 ... 4322 »
搜珍网 www.dssz.com