CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 136.37 .38 .39 .40 .41 ... 4323 »
  1. Marquee-VHDL

    0下载:
  2. 一个用硬件描述语言VHDL进行编写的跑马灯程序,通过改动数据可控只灯亮的顺序-A hardware descr iption language VHDL program for the preparation of the marquee, change the data controlled by the order of only light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:730byte
    • 提供者:Jack
  1. maq

    0下载:
  2. Machine declaration in vhdl. It s a very importat project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:730byte
    • 提供者:kuabnnekis
  1. traffic-light

    0下载:
  2. 该交通信号灯控制器用于控制一条主干道与一条乡村公路的交叉口的交通(如图8-1所示),它必须具有下面的功能;由于主干道上来往的车辆较多,因此控制主干道的交通信号灯具有最高优先级,在默认情况下,主干道的绿灯点亮;乡村公路间断性地有车经过,有车来时乡村公路的交通灯必须变为绿灯,只需维持一段足够的时间,以便让车通过。只要乡村公路上不再有车辆,那么乡村公路上的绿灯马上变为黄灯,然后变为红灯;同时,主干道上的绿灯重新点亮;一传感器用于监视乡村公路上是否有车等待,它向控制器输入信号X;如果X=1,则表示有车等
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:730byte
    • 提供者:杜松
  1. cache

    0下载:
  2. 使用Verilog实现对cache命中判断的模拟-Use Verilog to realize the simulation of the cache hit judgment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:730byte
    • 提供者:zhangjiachen
  1. pwm_control

    0下载:
  2. 用VHDL实现的对电机的控制,包括正反转和调速-VHDL implementation of the use of motor control, including the positive and Speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:731byte
    • 提供者:wumingxing
  1. bcd7seg

    0下载:
  2. A BCD to 7 segment circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:731byte
    • 提供者:Amal
  1. amp

    1下载:
  2. 实现乘法和加法功能的Verilog HDL 硬件描述语言-Multiplication and filtering functions to achieve the main frame
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:731byte
    • 提供者:123
  1. vhdlcodes3

    0下载:
  2. VHDL coding for 2 to 4 decoder in dataflow modelling and for 4 bit parity checker in behavioural and for 3 bit parity generator in behavioural.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:731byte
    • 提供者:mohankrrishna
  1. myCounter_top

    0下载:
  2. A simple Counter code inculdes core of ICON VIO ILA, works on ISE 12.2 and chipscope to test the board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:731byte
    • 提供者:DANIEL PAN
  1. mul2

    0下载:
  2. 可实现输入的2个一位十进制数的乘法运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:731byte
    • 提供者:weight
  1. JMUX3TO1_vhdl

    0下载:
  2. This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux -This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:731byte
    • 提供者:jeong
  1. xiaodou

    0下载:
  2. 主要用于4x4键盘输入消抖,消抖作为键盘操作的主要考虑因素,因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:731byte
    • 提供者:changlingku
« 1 2 ... .31 .32 .33 .34 .35 136.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com