CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 31 32 33 34 35 3637 38 39 40 41 ... 4322 »
  1. cross_street_lights

    0下载:
  2. Cross street lights driver in VHDL. It have been tested on XILINX 9500.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:570
    • 提供者:Gooreck
  1. VGA

    0下载:
  2. 实现了vga的功能,采用文本编辑的,源代码,有利于初学者对FPGA上部分模板学习-Achieved a vga function, using a text editor, source code, help for beginners to learn on the FPGA on the part of the template
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:570
    • 提供者:ad
  1. clk_div2_4_8_16_32_64_128

    0下载:
  2. Divide by 2,4,8,16,32,64,128 clock divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:570
    • 提供者:kavya
  1. Shfit8bit

    0下载:
  2. 8位移位寄存器的vhdl设计,经过仿真验证,程序简单易懂,易于初学者借鉴-8-bit shift register vhdl design, through simulation, the program is easy to understand, easy for beginners learn from
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:570
    • 提供者:王龙飞
  1. clock-divider

    0下载:
  2. clock generator vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:570
    • 提供者:sgma
  1. led

    0下载:
  2. 流水灯,就是利用verilog语言实现一个简单的流水灯,主要是让大家勒戒一下结构-the led is flow water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:570
    • 提供者:顾客
  1. mod_n_counter_tb

    0下载:
  2. MODULO N COUNTER VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:570
    • 提供者:pranav ette
  1. FIR_lowpass

    0下载:
  2. 一种实用的基于FPGA的8阶高斯低通FIR滤波器-A practical 8 order gaussian low-pass FIR filter based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:570
    • 提供者:袁库
  1. Communication

    0下载:
  2. TMS320F28335与CPLD通讯,scib-TMS320F28335 and CPLD communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:570
    • 提供者:daoji
  1. DEF

    0下载:
  2. 一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:571
    • 提供者:舒畅
  1. count

    0下载:
  2. 用VHDL实现一个四位十进制计数器来进行计数,并且仿真通过-To use VHDL to achieve a 4 decimal counter to count, and the simulation through the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:571
    • 提供者:李啸宇
  1. ring

    0下载:
  2. Ring register[1 from 8] which seven speeds. The result is presented on 8 LEDs. After every cycle, speed grows. The process starts again after last 8 cycle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:571
    • 提供者:Gooreck
« 1 2 ... 31 32 33 34 35 3637 38 39 40 41 ... 4322 »
搜珍网 www.dssz.com