CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 76 77 78 79 80 8182 83 84 85 86 ... 4323 »
  1. aqusition

    0下载:
  2. 此程序用于视频采集过程中CPLD对时序的转换与组合代码,每两行采集一行,两列采集一列,减小数据量,同时能保证采集完整的一幅图像(输出OUT用于DSP或者单片机中断)
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:643byte
    • 提供者:王强强
  1. eff1

    0下载:
  2. 利用Verilog实现的跑马灯,从护栏管的一端循环到另一端。其他类似此类的循环语句基本一样。-Marquee achieved using Verilog, from one end of tube to the other end of the cycle. Other similar expressions of such basic, like the cycle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:643byte
    • 提供者:Chao
  1. f_h_v

    0下载:
  2. this file describe how to recupere the signals from a video signal when it out from an ADV7180 chip.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:643byte
    • 提供者:charido
  1. key

    0下载:
  2. 矩阵键盘扫描程序,通过行扫描和列扫描确定按键位置。-Matrix keyboard scanner,Key position determined by line scan and column scanning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:643byte
    • 提供者:hhy
  1. choosebcd

    0下载:
  2. 48位BCD码自动识别,并判断是否有无用位,并输出到下一段输出-48 BCD code automatic identification and to determine whether any use of digital and output to the next section of the output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:644byte
    • 提供者:hao
  1. PWM

    0下载:
  2. PIC16F877A 软件件产生PWM,适合PIC初学者-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:644byte
    • 提供者:古叶
  1. control

    0下载:
  2. alu code for pipeline processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:644byte
    • 提供者:kallu
  1. counterms

    0下载:
  2. verilog语言写的可置数的倒计时计数器,共四位bcd码,分别为分钟两位和秒两位。波形完美无毛刺.开发环境没找到verilog只好写了vhdl-verilog based counter for minutes and seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:644byte
    • 提供者:yhl
  1. mux2to1

    0下载:
  2. 2路选择器,基于VHDL语言,在epm570板上的开发程序-2-way selector, based on VHDL, epm570 board development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:644byte
    • 提供者:叶柱英
  1. qiduanma

    0下载:
  2. 用verilog描述的七段码程序,包含测试文件,经过了quartusii仿真测试并成功下载到DE3板子-Described in the seven-segment code with verilog program, including test file, after quartusii simulation testing and successfully downloaded to the board DE3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:645byte
    • 提供者:jetzhan
  1. DAC

    0下载:
  2. a verilog code about dac of audio codec on fpga board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:645byte
    • 提供者:DCLAB
  1. vlsiramp

    0下载:
  2. VHDL RAMP wave gegerator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:645byte
    • 提供者:kirtikumar
« 1 2 ... 76 77 78 79 80 8182 83 84 85 86 ... 4323 »
搜珍网 www.dssz.com