CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 79 80 81 82 83 8485 86 87 88 89 ... 4322 »
  1. RS232

    0下载:
  2. It s combination logic for UART. edited in verilog-HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:648
    • 提供者:kim
  1. PWM

    0下载:
  2. 产生PWM波,控制直流电机的转速,达到电机控制的效果-Generated PWM wave, DC motor speed control, to achieve the effect of motor control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:648
    • 提供者:尹冰
  1. report1

    1下载:
  2. 旋钮编码器设计,可实现输出稳定并且具有防抖功能-Rotary encoders designed to achieve stable output and has anti-shake function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:648
    • 提供者:chen
  1. vhdl-jishuqi

    0下载:
  2. 基于quartus 2的4位二进制计数器-Based on quartus 2 of four binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:648
    • 提供者:liuliuliu
  1. conv_enc

    0下载:
  2. 这是一个用VERILOG HDL编写的卷积码程序-This is a VERILOG HDL with the preparation of procedures for the convolutional codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:649
    • 提供者:chenxiaoming
  1. crc_16

    0下载:
  2. 16位的CRC(循环冗余校验码),CRC是数据通信领域中最常用的一种差错校验码,其特征是信息字段和校验字段的长度可以任意选定。-16-bit CRC (cyclic redundancy check code), CRC is the data communications of the most commonly used error checking code, which is characterized by the information field and check the len
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:649
    • 提供者:陈华
  1. 3ADataSending

    0下载:
  2. Sparten-3A板发送程序,用于发送数据包。-Sparten-3A board data sending
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:649
    • 提供者:张福鼎
  1. mux4Pchoose8

    0下载:
  2. 四选一选择器和83编码器,适合新手,基本电路-Four and 83 choose a selector encoder, suitable for novice, basic circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:649
    • 提供者:whill
  1. asydwncntr

    0下载:
  2. asynchronuos down/up counter-asynchronuos down/up counter
  3. 所属分类:VHDL-FPGA-Verilog

  1. liushuideng

    0下载:
  2. 基于fpga的sopc系统实现流水灯的软件代码-The fpga based sopc system software code for light water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:649
    • 提供者:张慧霞
  1. The-clock-points-frequency-module

    0下载:
  2. 对外部晶振50M进行分频,分出1M、1k和1的频率-External crystal oscillator fifty m for crossover, ceding 1 m, 1 k and 1 frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:649
    • 提供者:林伟
  1. collect

    1下载:
  2. 用verilog编写的max197这个AD转换的程序,在ISE综合仿真均通过。-max197, verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:650
    • 提供者:liu peng
« 1 2 ... 79 80 81 82 83 8485 86 87 88 89 ... 4322 »
搜珍网 www.dssz.com