CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 34 35 36 37 38 3940 41 42 43 44 ... 4322 »
  1. first_zynq_design

    0下载:
  2. zedboard开发板的一个程序 搭了一个简单的硬件平台 然后软件是实现led灯的控制-zedboard vhdl code to control led on the board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24115021
    • 提供者:无尽
  1. 09_ddr3_test

    1下载:
  2. 利用vivado的MIG控制器来实现DDR3的读写(Using vivado's MIG controller to realize DDR3's read and write)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-11-22
    • 文件大小:24091648
    • 提供者:赵建奇
  1. stopwatch

    0下载:
  2. 毫秒级跑表设计,基于xilinx公司的Spartan3,用microblaze嵌入式方式实现的。-millisecond stopwatch design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:24042617
    • 提供者:husileng
  1. FIFO

    0下载:
  2. 对先入先出的缓冲器进行读写操作,可以设置缓冲器的大小,和存储内容的格式。-it is to implent an FIFO.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23998372
    • 提供者:杜飞飞
  1. spdmeasure

    2下载:
  2. 脉冲测速,用VERILOG语言实现,自动跳档-Pulse velocity, with the VERILOG language, automatically skip files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23950007
    • 提供者:dingweisen
  1. Nios_Example__SD_35TFT

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:23946240
    • 提供者:王亮
  1. ethernet_loopback

    0下载:
  2. 通过FPGA驱动千兆以太网口,完成SPARTAN6上的UDP数据包闭环测试,即通过网口发送数据包到FPGA,FPGA内部将接收到的数据返回到PC机,建议测试之前添加ARP静态绑定,FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到,发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:23942144
    • 提供者:marktuwen
  1. DE2_70_NET_UART_DMA

    0下载:
  2. 采用NIOS编写c代码实现dma传输,加入dma9000网络传输功能-Write c code using NIOS dma transfer, adding dma9000 network transmission function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23941021
    • 提供者:黄信
  1. EP2C8Q_V1_Nios_Example_07_SD_35TFT

    0下载:
  2. 基于EP2C8Q 的,NIOS读写SD卡,以及TFT-LCD控制的Example-Based on EP2C8Q of, NIOS SD card reader, and TFT-LCD Control Example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23929576
    • 提供者:moke
  1. PWM_LED

    0下载:
  2. 基于DE2_70平台,编写nios软核c代码,控制流水灯,硬件实现验证通过,适合入门-Based DE2_70 platform, written nios soft core c code, control water lights, verified by hardware implementation, suitable for entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23925942
    • 提供者:黄信
  1. Nios_Example_07_SD_35TFT

    1下载:
  2. 这是一个nios工程,控制TFT液晶屏的程序。FPGA平台用Verilog HDL语言编写的,MCU软核程序有C语言编写。通过这一个完成的工程,你就会明白SOPC的一些实现方法。-This is a nios engineering, control TFT LCD screen program. The FPGA platform Verilog HDL language preparation with the nuclear program has a soft, MCU written
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:23925760
    • 提供者:方芳
  1. modelsim-gcc-4.2.1-mingw32vc9

    0下载:
  2. Necessary file for Modelsim compiler on Windows
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:23922688
    • 提供者:ryulee88
« 1 2 ... 34 35 36 37 38 3940 41 42 43 44 ... 4322 »
搜珍网 www.dssz.com