CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 4147.48 .49 .50 .51 .52 ... 4322 »
  1. pci9030

    1下载:
  2. pci9030接口,可以实现与pci9030芯片的接口,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:802
    • 提供者:jz
  1. CPU

    0下载:
  2. 本人主要是介绍CPU和运算器级联的程序,采用的是VHDL语言-I was to introduce the CPU and the main computing device cascade process, using the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:802
    • 提供者:夜之灵
  1. T_light

    0下载:
  2. A verilog HDL program to simulate a traffic light condition at a T-junction.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:802
    • 提供者:wildchild4u
  1. zuoye3

    0下载:
  2. 实现数码管扫描显示控制器 实现循环显示,一次移动,单个显示-digital tube show vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:802
    • 提供者:xu hao
  1. p2r_cordic

    0下载:
  2. p2r code in VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:802
    • 提供者:xyz002
  1. seg71

    0下载:
  2. 7段数码管测试实验1:以动态扫描方式在8位数码管“同时”显示0--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是,按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段。-7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:802
    • 提供者:riversky
  1. ADC0809

    0下载:
  2. 用VHDL语言描述的有关于ADC0809的驱动程序-Described using VHDL, the driver on the ADC0809
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:802
    • 提供者:李柏睿
  1. keyscan

    0下载:
  2. verilog implementation of a key scanner
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:802
    • 提供者:prateek
  1. eightbitcounter

    0下载:
  2. 8比特同步计数器,采用三态门控制其输入和输出- 8-bit up and down synchronous counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:802
    • 提供者:俊俊
  1. led

    0下载:
  2. 学习单片机的很好历程,led显示,已经调试通过-Learning a good SCM process, led display, has been through debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:801
    • 提供者:dongyou
  1. dianzizhong

    0下载:
  2. 用VHDL语言编写的数字电子钟的代码,在quartus上运行即可-Digital clock using VHDL language code can be run on in the quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:801
    • 提供者:li peng
  1. ads7841_control

    0下载:
  2. 本程序是fpga控制ads7841采样,fpga中用状态机来写时序,亲测可用-This procedure is fpga control ads7841 sampling, fpga using state machine to write timing, pro-test available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:801
    • 提供者:zzt
« 1 2 ... .42 .43 .44 .45 .46 4147.48 .49 .50 .51 .52 ... 4322 »
搜珍网 www.dssz.com