CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 4146.47 .48 .49 .50 .51 ... 4322 »
  1. LED七段译码

    0下载:
  2. 初次上传文件,采用文本格式编辑内容,不知道是否妥当,如有不便之处,敬清各位原谅。-initial upload documents using text format editorial content, I do not know whether they are appropriate, if any inconvenience, King - forgive me.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:803
    • 提供者:LJH
  1. fft1

    0下载:
  2. a nice text file explaining the fft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:803
    • 提供者:amer
  1. Block_addgen

    0下载:
  2. Interleaved Block address generator (customized block size and interleaving strip size).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:803
    • 提供者:yusuf
  1. turn_on_led

    0下载:
  2. _turn_on_led led亮灭实验-_turn_on_led led light off test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:803
    • 提供者:chen
  1. shumaguan

    0下载:
  2. 8 位七段数码管扫描显示驱动电路 8 位七段数码管显示模块的工作原理编程实例-8-segment digital tube scan shows a drive circuit of eight seven-segment digital display module works programming examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:803
    • 提供者:javsay
  1. 7 Segment Interfacing

    0下载:
  2. This source is used for control 7 segments on FPGA board. It is written by VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:803
    • 提供者:tunglinh2611
  1. segment

    0下载:
  2. This source is used to control 7 segments on FPGA boad
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:803
    • 提供者:tunglinh
  1. ahb_arb_def

    0下载:
  2. ahb arbiterdefine 文件-ahb arbiterdefine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:803
    • 提供者:李伟
  1. fredivn

    0下载:
  2. 分频器的VHDL代码和仿真用的代码 基于ISE开发 可以再板子上实现-Divider VHDL code and simulation code on the ISE development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:802
    • 提供者:徐汉杰
  1. DFF_div2

    0下载:
  2. 基于DFF的2分频器,verilog环境, 门级描述-based on DFF counter 2, gate level
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:802
    • 提供者:yue
  1. proje3

    0下载:
  2. it is ALU using VHDL language. it has inputs with 3 bits.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:802
    • 提供者:Arash
  1. FIR_lowpass

    0下载:
  2. 一个FIR低通滤波器的fpga源码,可以应用于通信调制成型滤波器参考代码-A FIR low-pass filter in the fpga source code, can be used in the communication reference code modulation shaping filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:802
    • 提供者:右下角
« 1 2 ... .41 .42 .43 .44 .45 4146.47 .48 .49 .50 .51 ... 4322 »
搜珍网 www.dssz.com