CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 4176.77 .78 .79 .80 .81 ... 4323 »
  1. RS(204-188)decoder

    1下载:
  2. rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_power.mif(ROM初始化文件)。 仿真波形:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.09kb
    • 提供者:杜洵
  1. FPGA_Uart

    1下载:
  2. FPGA程序,verilog HDL语言编写,包含AD转换和串口发送程序,由于AD芯片种类繁多时序迥异,故主要参考串口发送程序。本程序使用quartus ii 13.0 编写。-FPGA procedures, verilog HDL language, includes an AD converter and serial transmission program, since a wide range of AD chip timing are different, so the main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-18
    • 文件大小:661kb
    • 提供者:suchenguang
  1. music

    1下载:
  2. 用蜂鸣器播放音乐的verilog例程,音乐为致爱丽丝-Play with verilog routines buzzer music, music Zhiailisi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:596.89kb
    • 提供者:哈工程贾硕
  1. SDivider16bit_V120

    1下载:
  2. 循环型除法器Verilog代码,带有8位小数,可使除法器固定长度,缩减时钟开销-Streamlined divider Verilog code, with eight decimal places, make fixed-length divider, reducing the overhead clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18.55kb
    • 提供者:Tokeyman
  1. s_to_p_fpga

    1下载:
  2. 采用Verilog编写的串并转换模块,可以用在MPSK调制和OFDM调制系统中。-Use Verilog write string and conversion module, which can be used in MPSK modulation and OFDM modulation system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:273kb
    • 提供者:qiaofeng
  1. cdma

    1下载:
  2. codes for fpga implementation of cdma system using verilog hdl.
  3. 所属分类:VHDL编程

    • 发布日期:2017-02-20
    • 文件大小:3.76mb
    • 提供者:VELAVAN.P
  1. yi

    1下载:
  2. a)以约 100KSPS 的采样率,连续对直流电压进行 AD 转换,将串行结果转换成并行, 显示在数码管上,测量三个以上电压点,分析 ADC 精度。 b)输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号,用 SignalTap II 逻辑分析 仪分析转换结果。 c)实现单次 AD 转换:每按一次键,自动产生CS和一组时钟完成一次转换,将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:327.56kb
    • 提供者:项馨仪
  1. syn

    1下载:
  2. 载波同步的verilog代码,是新手学习同步的最佳选择,值得推荐。-Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-08
    • 文件大小:155kb
    • 提供者:晨雾
  1. jtag_master.tar

    1下载:
  2. JTAG模块的VHDL代码,用于了解JTAG内部结构原理,可集成嵌入IC,为IC提供JTAG功能。十分强大的代码,方便可靠。-VHDL code JTAG module is used to understand the internal structure principle JTAG can be integrated embedded IC, the IC provides JTAG functionality. The code is very powerful, convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.37kb
    • 提供者:倪潇飞
  1. VGA

    1下载:
  2. 基于FPGA的VGA彩条及图像显示 含有mif文件-VGA color bar and image display based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-08
    • 文件大小:25.49mb
    • 提供者:王一
  1. CSOMP

    1下载:
  2. 压缩感知稀疏信号的重构代码,用到OMP算法实现过程-Compressed sensing reconstruction of sparse signal code, used in the process of OMP algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.02mb
    • 提供者:陈亭玉
  1. DC_Motor_Main

    1下载:
  2. 基于FPGA的verilog语言,实现对直流电机的PWM控制,包括电路图、主程序、控制模块、测速模块等-Based on FPGAVeriloglanguage, realization of PWM control of DC motors, including circuit diagrams, master, control module, the speed module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-15
    • 文件大小:488kb
    • 提供者:陆晓东
« 1 2 ... .71 .72 .73 .74 .75 4176.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭